FPGA/MMC
1
0
Fork 0
mirror of https://github.com/JefferyLi0903/MMC.git synced 2025-02-06 10:28:22 +08:00
Code Issues Packages Projects Releases Wiki Activity
MMC/project/MMC.al
JefferyLi0903 1c69e13016 fix: PLL_PWM bugs
2023-05-23 20:43:47 +08:00

605 lines
26 KiB
Perl
Raw Blame History

<?xml version="1.0" encoding="UTF-8"?>
<Project Version="1" Path="/home/jefferyli/Downloads/MMC/project">
<Project_Created_Time>2023-05-23 20:29:31</Project_Created_Time>
<TD_Version>5.0.43066</TD_Version>
<UCode>11011111</UCode>
<Name>MMC</Name>
<HardWare>
<Family>EG4</Family>
<Device>EG4S20BG256</Device>
</HardWare>
<Source_Files>
<Verilog>
<File Path="al_ip/PLL_Demodulation.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="1"/>
</FileInfo>
</File>
<File Path="al_ip/ADC_Sampling.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="2"/>
</FileInfo>
</File>
<File Path="al_ip/RF_REF_24M.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="3"/>
</FileInfo>
</File>
<File Path="../rtl/topmodule/cortexm0ds_logic.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="4"/>
</FileInfo>
</File>
<File Path="../rtl/demodulation/lib_mult_8bit.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="5"/>
</FileInfo>
</File>
<File Path="../rtl/libs/lib_mult_18M9bit.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="6"/>
</FileInfo>
</File>
<File Path="../rtl/libs/lib_adsb.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="7"/>
</FileInfo>
</File>
<File Path="../rtl/libs/I2S_TX.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="8"/>
</FileInfo>
</File>
<File Path="../rtl/libs/I2S_1M.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="9"/>
</FileInfo>
</File>
<File Path="../rtl/AHBsubordinate/AHBlite_Block_RAM.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="10"/>
</FileInfo>
</File>
<File Path="../rtl/AHBsubordinate/AHBlite_Block_RAM_FM_Data.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="11"/>
</FileInfo>
</File>
<File Path="../rtl/AHBsubordinate/AHBlite_Decoder.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="12"/>
</FileInfo>
</File>
<File Path="../rtl/AHBsubordinate/AHBlite_Interconnect.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="13"/>
</FileInfo>
</File>
<File Path="../rtl/AHBsubordinate/AHBlite_SPI.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="14"/>
</FileInfo>
</File>
<File Path="../rtl/AHBsubordinate/AHBlite_SlaveMUX.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="15"/>
</FileInfo>
</File>
<File Path="../rtl/AHBsubordinate/AHBlite_UART.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="16"/>
</FileInfo>
</File>
<File Path="../rtl/demodulation/FM_Demodulation.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="17"/>
</FileInfo>
</File>
<File Path="../rtl/demodulation/FM_HW.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="18"/>
</FileInfo>
</File>
<File Path="../rtl/demodulation/FM_RSSI.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="19"/>
</FileInfo>
</File>
<File Path="../rtl/demodulation/clk_fm_demodulation.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="20"/>
</FileInfo>
</File>
<File Path="../rtl/peripherals/Audio_PWM.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="21"/>
</FileInfo>
</File>
<File Path="../rtl/peripherals/Block_RAM.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="22"/>
</FileInfo>
</File>
<File Path="../rtl/peripherals/FIFO_SPI.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="23"/>
</FileInfo>
</File>
<File Path="../rtl/peripherals/FIFO_UART.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="24"/>
</FileInfo>
</File>
<File Path="../rtl/peripherals/FM_Display.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="25"/>
</FileInfo>
</File>
<File Path="../rtl/peripherals/KeyScan.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="26"/>
</FileInfo>
</File>
<File Path="../rtl/peripherals/SPI_TX.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="27"/>
</FileInfo>
</File>
<File Path="../rtl/peripherals/UART_RX.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="28"/>
</FileInfo>
</File>
<File Path="../rtl/peripherals/UART_TX.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="29"/>
</FileInfo>
</File>
<File Path="../rtl/peripherals/clkuart_pwm.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="30"/>
</FileInfo>
</File>
<File Path="../rtl/topmodule/CortexM0_SoC.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="31"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/al_ip/BUFG.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="33"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/al_ip/FIFO.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="34"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/al_ip/IDDR.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="35"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/al_ip/ODDR.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="36"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/al_ip/RAMFIFO.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="37"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/al_ip/RAMFIFO_sim.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="38"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/al_ip/Simple_DualRAM.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="39"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/al_ip/Simple_DualRAM8_256.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="40"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/imports/src/ethernet_test.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="44"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/imports/src/util_gmii_to_rgmii.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="45"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/mac/rx/arp_rx.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="46"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/mac/rx/ip_rx.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="47"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/mac/rx/mac_rx.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="48"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/mac/rx/mac_rx_top.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="49"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/mac/rx/udp_rx.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="50"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/mac/tx/arp_tx.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="51"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/mac/tx/ip_tx.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="52"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/mac/tx/ip_tx_mode.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="53"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/mac/tx/mac_tx.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="54"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/mac/tx/mac_tx_mode.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="55"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/mac/tx/mac_tx_top.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="56"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/mac/tx/udp_tx.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="57"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/mac/arp_cache.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="58"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/mac/crc.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="59"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/mac/icmp_reply.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="60"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/mac/mac_test_iq_audio_udp_output.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="61"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/mac/mac_top.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="62"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/al_ip/BUFG1.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="66"/>
</FileInfo>
</File>
<File Path="al_ip/PLL_PWM.v">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="67"/>
</FileInfo>
</File>
</Verilog>
<VHDL>
<File Path="../rtl/Ethernet/sources_1/imports/miim/miim.vhd">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="41"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/imports/miim/miim_control.vhd">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="42"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/imports/miim/miim_top.vhd">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="43"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/imports/miim/miim_registers.vhd">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="63"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/imports/miim/miim_types.vhd">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="64"/>
</FileInfo>
</File>
<File Path="../rtl/Ethernet/sources_1/imports/miim/utility.vhd">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="65"/>
</FileInfo>
</File>
</VHDL>
<Header>
<File Path="../rtl/topmodule/header.vh">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="design_1"/>
<Attr Name="CompileOrder" Val="32"/>
</FileInfo>
</File>
</Header>
<ADC_FILE>
<File Path="../constraints/FM_SOC.adc">
<FileInfo>
<Attr Name="UsedInSyn" Val="true"/>
<Attr Name="UsedInP&R" Val="true"/>
<Attr Name="BelongTo" Val="constrain_1"/>
<Attr Name="CompileOrder" Val="1"/>
</FileInfo>
</File>
</ADC_FILE>
</Source_Files>
<FileSets>
<FileSet Name="constrain_1" Type="ConstrainFiles">
</FileSet>
<FileSet Name="design_1" Type="DesignFiles">
</FileSet>
</FileSets>
<TOP_MODULE>
<LABEL>CortexM0_SoC</LABEL>
<MODULE>CortexM0_SoC</MODULE>
<CREATEINDEX></CREATEINDEX>
</TOP_MODULE>
<Property>
<RtlProperty>
<rtl_sim_model>on</rtl_sim_model>
</RtlProperty>
<GateProperty>
<gate_sim_model>on</gate_sim_model>
</GateProperty>
<RouteProperty>
<effort>high</effort>
<opt_timing>high</opt_timing>
<phy_sim_model>on</phy_sim_model>
</RouteProperty>
<TimingProperty>
<sdf>on</sdf>
</TimingProperty>
<SimProperty>
<lib>D:/intelFPGA_pro/21.2/al3_10_ver</lib>
</SimProperty>
</Property>
<Device_Settings>
</Device_Settings>
<Configurations>
</Configurations>
<Project_Settings>
<Step_Last_Change>2023-05-23 20:43:22.514</Step_Last_Change>
<Current_Step>60</Current_Step>
<Step_Status>true</Step_Status>
</Project_Settings>
</Project>
Reference in New Issue View Git Blame Copy Permalink