FPGA/USTC-RVSoC
1
0
Fork 0
mirror of https://github.com/WangXuan95/USTC-RVSoC.git synced 2025-01-30 23:02:55 +08:00
Code Issues Projects Releases Wiki Activity

完善README

Browse Source
This commit is contained in:
WangXuan95 2019-03-21 01:43:09 +08:00
parent d4859ffd77
commit c85a8428bf
1 changed files with 1 additions and 1 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

2
README.md
View File

@ -20,7 +20,7 @@ USTCRVSoC
* 进行仿真 * 进行仿真
* 修改指令ROM * 修改指令ROM
#特点 # 特点
* **CPU**：5段流水线 RISC-V ，能运行 **RV32I** 指令集中的大部分指令 * **CPU**：5段流水线 RISC-V ，能运行 **RV32I** 指令集中的大部分指令
* **总线**：简单直观的，具有**握手机制**的，32-bit地址位宽和32-bit数据位宽的总线 * **总线**：简单直观的，具有**握手机制**的，32-bit地址位宽和32-bit数据位宽的总线