FPGA/USTC-RVSoC
1
0
Fork 0
mirror of https://github.com/WangXuan95/USTC-RVSoC.git synced 2025-01-30 23:02:55 +08:00
Code Issues Projects Releases Wiki Activity
USTC-RVSoC/hardware/RTL
History
WangXuan95 62ae41de46 完善README
2019-03-21 00:12:09 +08:00
..
char8x16_rom.sv
优化Core和VGA的资源消耗
2019-03-03 02:42:38 +08:00
core_alu.sv
简化流水线
2019-03-13 02:49:52 +08:00
core_bus_wrapper.sv
简化指令总线接口
2019-03-10 22:41:16 +08:00
core_id_segreg.sv
简化流水线
2019-03-13 02:49:52 +08:00
core_id_stage.sv
简化流水线
2019-03-13 02:49:52 +08:00
core_regfile.sv
优化regfile资源占用
2019-03-03 15:58:27 +08:00
core_top.sv
简化流水线
2019-03-13 02:49:52 +08:00
dual_read_port_ram_32x32.sv
优化regfile资源占用
2019-03-03 15:58:27 +08:00
instr_rom.sv
简化指令总线接口
2019-03-10 22:41:16 +08:00
isp_uart.sv
完善README
2019-03-21 00:12:09 +08:00
naive_bus_router.sv
合并ISP-UART和USER-UART，添加Nexys4开发板工程
2019-02-26 19:36:30 +08:00
naive_bus.sv
合并ISP-UART和USER-UART，添加Nexys4开发板工程
2019-02-26 19:36:30 +08:00
ram128B.sv
优化regfile资源占用
2019-03-03 15:58:27 +08:00
ram_bus_wrapper.sv
合并ISP-UART和USER-UART，添加Nexys4开发板工程
2019-02-26 19:36:30 +08:00
ram.sv
优化regfile资源占用
2019-03-03 15:58:27 +08:00
soc_top_tb.sv
添加一些汇编测试样例
2019-03-06 18:39:59 +08:00
soc_top.sv
简化指令总线接口
2019-03-10 22:41:16 +08:00
uart_rx.sv
合并ISP-UART和USER-UART，添加Nexys4开发板工程
2019-02-26 19:36:30 +08:00
uart_tx_line.sv
合并ISP-UART和USER-UART，添加Nexys4开发板工程
2019-02-26 19:36:30 +08:00
user_uart_tx.sv
合并ISP-UART和USER-UART，添加Nexys4开发板工程
2019-02-26 19:36:30 +08:00
vga_char_86x32.sv
优化Core和VGA的资源消耗
2019-03-03 02:42:38 +08:00
video_ram.sv
优化Core和VGA的资源消耗
2019-03-03 02:42:38 +08:00