Update widths

fpga/mqnic/ADM_PCIE_9V3/fpga_10g/rtl/fpga_core.v

@@ -322,7 +322,7 @@ parameter IF_AXIL_ADDR_WIDTH = AXIL_ADDR_WIDTH-$clog2(IF_COUNT);
 parameter AXIL_CSR_ADDR_WIDTH = IF_AXIL_ADDR_WIDTH-5-$clog2((PORTS_PER_IF+3)/8);
 
 // AXI stream interface parameters
-parameter AXIS_DATA_WIDTH = 256;
+parameter AXIS_DATA_WIDTH = 64;
 parameter AXIS_KEEP_WIDTH = AXIS_DATA_WIDTH/8;
 
 // PCIe DMA parameters

fpga/mqnic/ADM_PCIE_9V3/fpga_25g/rtl/fpga_core.v

@@ -322,7 +322,7 @@ parameter IF_AXIL_ADDR_WIDTH = AXIL_ADDR_WIDTH-$clog2(IF_COUNT);
 parameter AXIL_CSR_ADDR_WIDTH = IF_AXIL_ADDR_WIDTH-5-$clog2((PORTS_PER_IF+3)/8);
 
 // AXI stream interface parameters
-parameter AXIS_DATA_WIDTH = 256;
+parameter AXIS_DATA_WIDTH = 128;
 parameter AXIS_KEEP_WIDTH = AXIS_DATA_WIDTH/8;
 
 // PCIe DMA parameters

fpga/mqnic/ExaNIC_X10/fpga/rtl/fpga_core.v

@@ -260,7 +260,7 @@ parameter IF_AXIL_ADDR_WIDTH = AXIL_ADDR_WIDTH-$clog2(IF_COUNT);
 parameter AXIL_CSR_ADDR_WIDTH = IF_AXIL_ADDR_WIDTH-5-$clog2((PORTS_PER_IF+3)/8);
 
 // AXI stream interface parameters
-parameter AXIS_DATA_WIDTH = 256;
+parameter AXIS_DATA_WIDTH = 64;
 parameter AXIS_KEEP_WIDTH = AXIS_DATA_WIDTH/8;
 
 // PCIe DMA parameters

fpga/mqnic/ExaNIC_X25/fpga_10g/rtl/fpga_core.v

@@ -260,7 +260,7 @@ parameter IF_AXIL_ADDR_WIDTH = AXIL_ADDR_WIDTH-$clog2(IF_COUNT);
 parameter AXIL_CSR_ADDR_WIDTH = IF_AXIL_ADDR_WIDTH-5-$clog2((PORTS_PER_IF+3)/8);
 
 // AXI stream interface parameters
-parameter AXIS_DATA_WIDTH = 256;
+parameter AXIS_DATA_WIDTH = 64;
 parameter AXIS_KEEP_WIDTH = AXIS_DATA_WIDTH/8;
 
 // PCIe DMA parameters

fpga/mqnic/VCU108/fpga_10g/rtl/fpga_core.v

@@ -288,7 +288,7 @@ parameter IF_AXIL_ADDR_WIDTH = AXIL_ADDR_WIDTH-$clog2(IF_COUNT);
 parameter AXIL_CSR_ADDR_WIDTH = IF_AXIL_ADDR_WIDTH-5-$clog2((PORTS_PER_IF+3)/8);
 
 // AXI stream interface parameters
-parameter AXIS_DATA_WIDTH = 256;
+parameter AXIS_DATA_WIDTH = 64;
 parameter AXIS_KEEP_WIDTH = AXIS_DATA_WIDTH/8;
 
 // PCIe DMA parameters

fpga/mqnic/VCU118/fpga_10g/rtl/fpga_core.v

@@ -325,7 +325,7 @@ parameter IF_AXIL_ADDR_WIDTH = AXIL_ADDR_WIDTH-$clog2(IF_COUNT);
 parameter AXIL_CSR_ADDR_WIDTH = IF_AXIL_ADDR_WIDTH-5-$clog2((PORTS_PER_IF+3)/8);
 
 // AXI stream interface parameters
-parameter AXIS_DATA_WIDTH = 256;
+parameter AXIS_DATA_WIDTH = 64;
 parameter AXIS_KEEP_WIDTH = AXIS_DATA_WIDTH/8;
 
 // PCIe DMA parameters

fpga/mqnic_tdma/ADM_PCIE_9V3/fpga_10g/rtl/fpga_core.v

@@ -322,7 +322,7 @@ parameter IF_AXIL_ADDR_WIDTH = AXIL_ADDR_WIDTH-$clog2(IF_COUNT);
 parameter AXIL_CSR_ADDR_WIDTH = IF_AXIL_ADDR_WIDTH-5-$clog2((PORTS_PER_IF+3)/8);
 
 // AXI stream interface parameters
-parameter AXIS_DATA_WIDTH = 256;
+parameter AXIS_DATA_WIDTH = 64;
 parameter AXIS_KEEP_WIDTH = AXIS_DATA_WIDTH/8;
 
 // PCIe DMA parameters

fpga/mqnic_tdma/ExaNIC_X10/fpga/rtl/fpga_core.v

@@ -260,7 +260,7 @@ parameter IF_AXIL_ADDR_WIDTH = AXIL_ADDR_WIDTH-$clog2(IF_COUNT);
 parameter AXIL_CSR_ADDR_WIDTH = IF_AXIL_ADDR_WIDTH-5-$clog2((PORTS_PER_IF+3)/8);
 
 // AXI stream interface parameters
-parameter AXIS_DATA_WIDTH = 256;
+parameter AXIS_DATA_WIDTH = 64;
 parameter AXIS_KEEP_WIDTH = AXIS_DATA_WIDTH/8;
 
 // PCIe DMA parameters

fpga/mqnic_tdma/VCU108/fpga_10g/rtl/fpga_core.v

@@ -288,7 +288,7 @@ parameter IF_AXIL_ADDR_WIDTH = AXIL_ADDR_WIDTH-$clog2(IF_COUNT);
 parameter AXIL_CSR_ADDR_WIDTH = IF_AXIL_ADDR_WIDTH-5-$clog2((PORTS_PER_IF+3)/8);
 
 // AXI stream interface parameters
-parameter AXIS_DATA_WIDTH = 256;
+parameter AXIS_DATA_WIDTH = 64;
 parameter AXIS_KEEP_WIDTH = AXIS_DATA_WIDTH/8;
 
 // PCIe DMA parameters

fpga/mqnic_tdma/VCU118/fpga_10g/rtl/fpga_core.v

@@ -325,7 +325,7 @@ parameter IF_AXIL_ADDR_WIDTH = AXIL_ADDR_WIDTH-$clog2(IF_COUNT);
 parameter AXIL_CSR_ADDR_WIDTH = IF_AXIL_ADDR_WIDTH-5-$clog2((PORTS_PER_IF+3)/8);
 
 // AXI stream interface parameters
-parameter AXIS_DATA_WIDTH = 256;
+parameter AXIS_DATA_WIDTH = 64;
 parameter AXIS_KEEP_WIDTH = AXIS_DATA_WIDTH/8;
 
 // PCIe DMA parameters