FPGA/corundum
1
0
Fork 0
mirror of https://github.com/corundum/corundum.git synced 2025-01-16 08:12:53 +08:00
Code Issues Projects Releases Wiki Activity

Remove deprecated assignments

Browse Source 
Signed-off-by: Alex Forencich <alex@alexforencich.com>
This commit is contained in:
Alex Forencich 2023-01-24 15:07:45 -08:00
parent 450765187e
commit 57803eeeb8
36 changed files with 760 additions and 760 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

132
example/520N_MX/fpga_10g/tb/fpga_core/test_fpga_core.py
View File

@ -167,76 +167,76 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.qsfp0_rx_rst_1 <= 1
self.dut.qsfp0_tx_rst_1 <= 1
self.dut.qsfp0_rx_rst_2 <= 1
self.dut.qsfp0_tx_rst_2 <= 1
self.dut.qsfp0_rx_rst_3 <= 1
self.dut.qsfp0_tx_rst_3 <= 1
self.dut.qsfp0_rx_rst_4 <= 1
self.dut.qsfp0_tx_rst_4 <= 1
self.dut.qsfp1_rx_rst_1 <= 1
self.dut.qsfp1_tx_rst_1 <= 1
self.dut.qsfp1_rx_rst_2 <= 1
self.dut.qsfp1_tx_rst_2 <= 1
self.dut.qsfp1_rx_rst_3 <= 1
self.dut.qsfp1_tx_rst_3 <= 1
self.dut.qsfp1_rx_rst_4 <= 1
self.dut.qsfp1_tx_rst_4 <= 1
self.dut.qsfp2_rx_rst_1 <= 1
self.dut.qsfp2_tx_rst_1 <= 1
self.dut.qsfp2_rx_rst_2 <= 1
self.dut.qsfp2_tx_rst_2 <= 1
self.dut.qsfp2_rx_rst_3 <= 1
self.dut.qsfp2_tx_rst_3 <= 1
self.dut.qsfp2_rx_rst_4 <= 1
self.dut.qsfp2_tx_rst_4 <= 1
self.dut.qsfp3_rx_rst_1 <= 1
self.dut.qsfp3_tx_rst_1 <= 1
self.dut.qsfp3_rx_rst_2 <= 1
self.dut.qsfp3_tx_rst_2 <= 1
self.dut.qsfp3_rx_rst_3 <= 1
self.dut.qsfp3_tx_rst_3 <= 1
self.dut.qsfp3_rx_rst_4 <= 1
self.dut.qsfp3_tx_rst_4 <= 1
self.dut.rst.value = 1
self.dut.qsfp0_rx_rst_1.value = 1
self.dut.qsfp0_tx_rst_1.value = 1
self.dut.qsfp0_rx_rst_2.value = 1
self.dut.qsfp0_tx_rst_2.value = 1
self.dut.qsfp0_rx_rst_3.value = 1
self.dut.qsfp0_tx_rst_3.value = 1
self.dut.qsfp0_rx_rst_4.value = 1
self.dut.qsfp0_tx_rst_4.value = 1
self.dut.qsfp1_rx_rst_1.value = 1
self.dut.qsfp1_tx_rst_1.value = 1
self.dut.qsfp1_rx_rst_2.value = 1
self.dut.qsfp1_tx_rst_2.value = 1
self.dut.qsfp1_rx_rst_3.value = 1
self.dut.qsfp1_tx_rst_3.value = 1
self.dut.qsfp1_rx_rst_4.value = 1
self.dut.qsfp1_tx_rst_4.value = 1
self.dut.qsfp2_rx_rst_1.value = 1
self.dut.qsfp2_tx_rst_1.value = 1
self.dut.qsfp2_rx_rst_2.value = 1
self.dut.qsfp2_tx_rst_2.value = 1
self.dut.qsfp2_rx_rst_3.value = 1
self.dut.qsfp2_tx_rst_3.value = 1
self.dut.qsfp2_rx_rst_4.value = 1
self.dut.qsfp2_tx_rst_4.value = 1
self.dut.qsfp3_rx_rst_1.value = 1
self.dut.qsfp3_tx_rst_1.value = 1
self.dut.qsfp3_rx_rst_2.value = 1
self.dut.qsfp3_tx_rst_2.value = 1
self.dut.qsfp3_rx_rst_3.value = 1
self.dut.qsfp3_tx_rst_3.value = 1
self.dut.qsfp3_rx_rst_4.value = 1
self.dut.qsfp3_tx_rst_4.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.qsfp0_rx_rst_1 <= 0
self.dut.qsfp0_tx_rst_1 <= 0
self.dut.qsfp0_rx_rst_2 <= 0
self.dut.qsfp0_tx_rst_2 <= 0
self.dut.qsfp0_rx_rst_3 <= 0
self.dut.qsfp0_tx_rst_3 <= 0
self.dut.qsfp0_rx_rst_4 <= 0
self.dut.qsfp0_tx_rst_4 <= 0
self.dut.qsfp1_rx_rst_1 <= 0
self.dut.qsfp1_tx_rst_1 <= 0
self.dut.qsfp1_rx_rst_2 <= 0
self.dut.qsfp1_tx_rst_2 <= 0
self.dut.qsfp1_rx_rst_3 <= 0
self.dut.qsfp1_tx_rst_3 <= 0
self.dut.qsfp1_rx_rst_4 <= 0
self.dut.qsfp1_tx_rst_4 <= 0
self.dut.qsfp2_rx_rst_1 <= 0
self.dut.qsfp2_tx_rst_1 <= 0
self.dut.qsfp2_rx_rst_2 <= 0
self.dut.qsfp2_tx_rst_2 <= 0
self.dut.qsfp2_rx_rst_3 <= 0
self.dut.qsfp2_tx_rst_3 <= 0
self.dut.qsfp2_rx_rst_4 <= 0
self.dut.qsfp2_tx_rst_4 <= 0
self.dut.qsfp3_rx_rst_1 <= 0
self.dut.qsfp3_tx_rst_1 <= 0
self.dut.qsfp3_rx_rst_2 <= 0
self.dut.qsfp3_tx_rst_2 <= 0
self.dut.qsfp3_rx_rst_3 <= 0
self.dut.qsfp3_tx_rst_3 <= 0
self.dut.qsfp3_rx_rst_4 <= 0
self.dut.qsfp3_tx_rst_4 <= 0
self.dut.rst.value = 0
self.dut.qsfp0_rx_rst_1.value = 0
self.dut.qsfp0_tx_rst_1.value = 0
self.dut.qsfp0_rx_rst_2.value = 0
self.dut.qsfp0_tx_rst_2.value = 0
self.dut.qsfp0_rx_rst_3.value = 0
self.dut.qsfp0_tx_rst_3.value = 0
self.dut.qsfp0_rx_rst_4.value = 0
self.dut.qsfp0_tx_rst_4.value = 0
self.dut.qsfp1_rx_rst_1.value = 0
self.dut.qsfp1_tx_rst_1.value = 0
self.dut.qsfp1_rx_rst_2.value = 0
self.dut.qsfp1_tx_rst_2.value = 0
self.dut.qsfp1_rx_rst_3.value = 0
self.dut.qsfp1_tx_rst_3.value = 0
self.dut.qsfp1_rx_rst_4.value = 0
self.dut.qsfp1_tx_rst_4.value = 0
self.dut.qsfp2_rx_rst_1.value = 0
self.dut.qsfp2_tx_rst_1.value = 0
self.dut.qsfp2_rx_rst_2.value = 0
self.dut.qsfp2_tx_rst_2.value = 0
self.dut.qsfp2_rx_rst_3.value = 0
self.dut.qsfp2_tx_rst_3.value = 0
self.dut.qsfp2_rx_rst_4.value = 0
self.dut.qsfp2_tx_rst_4.value = 0
self.dut.qsfp3_rx_rst_1.value = 0
self.dut.qsfp3_tx_rst_1.value = 0
self.dut.qsfp3_rx_rst_2.value = 0
self.dut.qsfp3_tx_rst_2.value = 0
self.dut.qsfp3_rx_rst_3.value = 0
self.dut.qsfp3_tx_rst_3.value = 0
self.dut.qsfp3_rx_rst_4.value = 0
self.dut.qsfp3_tx_rst_4.value = 0
@cocotb.test()

68
example/ADM_PCIE_9V3/fpga_10g/tb/fpga_core/test_fpga_core.py
View File

@ -113,44 +113,44 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.qsfp_0_rx_rst_0 <= 1
self.dut.qsfp_0_tx_rst_0 <= 1
self.dut.qsfp_0_rx_rst_1 <= 1
self.dut.qsfp_0_tx_rst_1 <= 1
self.dut.qsfp_0_rx_rst_2 <= 1
self.dut.qsfp_0_tx_rst_2 <= 1
self.dut.qsfp_0_rx_rst_3 <= 1
self.dut.qsfp_0_tx_rst_3 <= 1
self.dut.qsfp_1_rx_rst_0 <= 1
self.dut.qsfp_1_tx_rst_0 <= 1
self.dut.qsfp_1_rx_rst_1 <= 1
self.dut.qsfp_1_tx_rst_1 <= 1
self.dut.qsfp_1_rx_rst_2 <= 1
self.dut.qsfp_1_tx_rst_2 <= 1
self.dut.qsfp_1_rx_rst_3 <= 1
self.dut.qsfp_1_tx_rst_3 <= 1
self.dut.rst.value = 1
self.dut.qsfp_0_rx_rst_0.value = 1
self.dut.qsfp_0_tx_rst_0.value = 1
self.dut.qsfp_0_rx_rst_1.value = 1
self.dut.qsfp_0_tx_rst_1.value = 1
self.dut.qsfp_0_rx_rst_2.value = 1
self.dut.qsfp_0_tx_rst_2.value = 1
self.dut.qsfp_0_rx_rst_3.value = 1
self.dut.qsfp_0_tx_rst_3.value = 1
self.dut.qsfp_1_rx_rst_0.value = 1
self.dut.qsfp_1_tx_rst_0.value = 1
self.dut.qsfp_1_rx_rst_1.value = 1
self.dut.qsfp_1_tx_rst_1.value = 1
self.dut.qsfp_1_rx_rst_2.value = 1
self.dut.qsfp_1_tx_rst_2.value = 1
self.dut.qsfp_1_rx_rst_3.value = 1
self.dut.qsfp_1_tx_rst_3.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.qsfp_0_rx_rst_0 <= 0
self.dut.qsfp_0_tx_rst_0 <= 0
self.dut.qsfp_0_rx_rst_1 <= 0
self.dut.qsfp_0_tx_rst_1 <= 0
self.dut.qsfp_0_rx_rst_2 <= 0
self.dut.qsfp_0_tx_rst_2 <= 0
self.dut.qsfp_0_rx_rst_3 <= 0
self.dut.qsfp_0_tx_rst_3 <= 0
self.dut.qsfp_1_rx_rst_0 <= 0
self.dut.qsfp_1_tx_rst_0 <= 0
self.dut.qsfp_1_rx_rst_1 <= 0
self.dut.qsfp_1_tx_rst_1 <= 0
self.dut.qsfp_1_rx_rst_2 <= 0
self.dut.qsfp_1_tx_rst_2 <= 0
self.dut.qsfp_1_rx_rst_3 <= 0
self.dut.qsfp_1_tx_rst_3 <= 0
self.dut.rst.value = 0
self.dut.qsfp_0_rx_rst_0.value = 0
self.dut.qsfp_0_tx_rst_0.value = 0
self.dut.qsfp_0_rx_rst_1.value = 0
self.dut.qsfp_0_tx_rst_1.value = 0
self.dut.qsfp_0_rx_rst_2.value = 0
self.dut.qsfp_0_tx_rst_2.value = 0
self.dut.qsfp_0_rx_rst_3.value = 0
self.dut.qsfp_0_tx_rst_3.value = 0
self.dut.qsfp_1_rx_rst_0.value = 0
self.dut.qsfp_1_tx_rst_0.value = 0
self.dut.qsfp_1_rx_rst_1.value = 0
self.dut.qsfp_1_tx_rst_1.value = 0
self.dut.qsfp_1_rx_rst_2.value = 0
self.dut.qsfp_1_tx_rst_2.value = 0
self.dut.qsfp_1_rx_rst_3.value = 0
self.dut.qsfp_1_tx_rst_3.value = 0
@cocotb.test()

68
example/ADM_PCIE_9V3/fpga_25g/tb/fpga_core/test_fpga_core.py
View File

@ -113,44 +113,44 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.qsfp_0_rx_rst_0 <= 1
self.dut.qsfp_0_tx_rst_0 <= 1
self.dut.qsfp_0_rx_rst_1 <= 1
self.dut.qsfp_0_tx_rst_1 <= 1
self.dut.qsfp_0_rx_rst_2 <= 1
self.dut.qsfp_0_tx_rst_2 <= 1
self.dut.qsfp_0_rx_rst_3 <= 1
self.dut.qsfp_0_tx_rst_3 <= 1
self.dut.qsfp_1_rx_rst_0 <= 1
self.dut.qsfp_1_tx_rst_0 <= 1
self.dut.qsfp_1_rx_rst_1 <= 1
self.dut.qsfp_1_tx_rst_1 <= 1
self.dut.qsfp_1_rx_rst_2 <= 1
self.dut.qsfp_1_tx_rst_2 <= 1
self.dut.qsfp_1_rx_rst_3 <= 1
self.dut.qsfp_1_tx_rst_3 <= 1
self.dut.rst.value = 1
self.dut.qsfp_0_rx_rst_0.value = 1
self.dut.qsfp_0_tx_rst_0.value = 1
self.dut.qsfp_0_rx_rst_1.value = 1
self.dut.qsfp_0_tx_rst_1.value = 1
self.dut.qsfp_0_rx_rst_2.value = 1
self.dut.qsfp_0_tx_rst_2.value = 1
self.dut.qsfp_0_rx_rst_3.value = 1
self.dut.qsfp_0_tx_rst_3.value = 1
self.dut.qsfp_1_rx_rst_0.value = 1
self.dut.qsfp_1_tx_rst_0.value = 1
self.dut.qsfp_1_rx_rst_1.value = 1
self.dut.qsfp_1_tx_rst_1.value = 1
self.dut.qsfp_1_rx_rst_2.value = 1
self.dut.qsfp_1_tx_rst_2.value = 1
self.dut.qsfp_1_rx_rst_3.value = 1
self.dut.qsfp_1_tx_rst_3.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.qsfp_0_rx_rst_0 <= 0
self.dut.qsfp_0_tx_rst_0 <= 0
self.dut.qsfp_0_rx_rst_1 <= 0
self.dut.qsfp_0_tx_rst_1 <= 0
self.dut.qsfp_0_rx_rst_2 <= 0
self.dut.qsfp_0_tx_rst_2 <= 0
self.dut.qsfp_0_rx_rst_3 <= 0
self.dut.qsfp_0_tx_rst_3 <= 0
self.dut.qsfp_1_rx_rst_0 <= 0
self.dut.qsfp_1_tx_rst_0 <= 0
self.dut.qsfp_1_rx_rst_1 <= 0
self.dut.qsfp_1_tx_rst_1 <= 0
self.dut.qsfp_1_rx_rst_2 <= 0
self.dut.qsfp_1_tx_rst_2 <= 0
self.dut.qsfp_1_rx_rst_3 <= 0
self.dut.qsfp_1_tx_rst_3 <= 0
self.dut.rst.value = 0
self.dut.qsfp_0_rx_rst_0.value = 0
self.dut.qsfp_0_tx_rst_0.value = 0
self.dut.qsfp_0_rx_rst_1.value = 0
self.dut.qsfp_0_tx_rst_1.value = 0
self.dut.qsfp_0_rx_rst_2.value = 0
self.dut.qsfp_0_tx_rst_2.value = 0
self.dut.qsfp_0_rx_rst_3.value = 0
self.dut.qsfp_0_tx_rst_3.value = 0
self.dut.qsfp_1_rx_rst_0.value = 0
self.dut.qsfp_1_tx_rst_0.value = 0
self.dut.qsfp_1_rx_rst_1.value = 0
self.dut.qsfp_1_tx_rst_1.value = 0
self.dut.qsfp_1_rx_rst_2.value = 0
self.dut.qsfp_1_tx_rst_2.value = 0
self.dut.qsfp_1_rx_rst_3.value = 0
self.dut.qsfp_1_tx_rst_3.value = 0
@cocotb.test()

4
example/ATLYS/fpga/tb/fpga_core/test_fpga_core.py
View File

@ -66,12 +66,12 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.rst.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.rst.value = 0
@cocotb.test()

68
example/AU200/fpga_10g/tb/fpga_core/test_fpga_core.py
View File

@ -113,44 +113,44 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.qsfp0_rx_rst_1 <= 1
self.dut.qsfp0_tx_rst_1 <= 1
self.dut.qsfp0_rx_rst_2 <= 1
self.dut.qsfp0_tx_rst_2 <= 1
self.dut.qsfp0_rx_rst_3 <= 1
self.dut.qsfp0_tx_rst_3 <= 1
self.dut.qsfp0_rx_rst_4 <= 1
self.dut.qsfp0_tx_rst_4 <= 1
self.dut.qsfp1_rx_rst_1 <= 1
self.dut.qsfp1_tx_rst_1 <= 1
self.dut.qsfp1_rx_rst_2 <= 1
self.dut.qsfp1_tx_rst_2 <= 1
self.dut.qsfp1_rx_rst_3 <= 1
self.dut.qsfp1_tx_rst_3 <= 1
self.dut.qsfp1_rx_rst_4 <= 1
self.dut.qsfp1_tx_rst_4 <= 1
self.dut.rst.value = 1
self.dut.qsfp0_rx_rst_1.value = 1
self.dut.qsfp0_tx_rst_1.value = 1
self.dut.qsfp0_rx_rst_2.value = 1
self.dut.qsfp0_tx_rst_2.value = 1
self.dut.qsfp0_rx_rst_3.value = 1
self.dut.qsfp0_tx_rst_3.value = 1
self.dut.qsfp0_rx_rst_4.value = 1
self.dut.qsfp0_tx_rst_4.value = 1
self.dut.qsfp1_rx_rst_1.value = 1
self.dut.qsfp1_tx_rst_1.value = 1
self.dut.qsfp1_rx_rst_2.value = 1
self.dut.qsfp1_tx_rst_2.value = 1
self.dut.qsfp1_rx_rst_3.value = 1
self.dut.qsfp1_tx_rst_3.value = 1
self.dut.qsfp1_rx_rst_4.value = 1
self.dut.qsfp1_tx_rst_4.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.qsfp0_rx_rst_1 <= 0
self.dut.qsfp0_tx_rst_1 <= 0
self.dut.qsfp0_rx_rst_2 <= 0
self.dut.qsfp0_tx_rst_2 <= 0
self.dut.qsfp0_rx_rst_3 <= 0
self.dut.qsfp0_tx_rst_3 <= 0
self.dut.qsfp0_rx_rst_4 <= 0
self.dut.qsfp0_tx_rst_4 <= 0
self.dut.qsfp1_rx_rst_1 <= 0
self.dut.qsfp1_tx_rst_1 <= 0
self.dut.qsfp1_rx_rst_2 <= 0
self.dut.qsfp1_tx_rst_2 <= 0
self.dut.qsfp1_rx_rst_3 <= 0
self.dut.qsfp1_tx_rst_3 <= 0
self.dut.qsfp1_rx_rst_4 <= 0
self.dut.qsfp1_tx_rst_4 <= 0
self.dut.rst.value = 0
self.dut.qsfp0_rx_rst_1.value = 0
self.dut.qsfp0_tx_rst_1.value = 0
self.dut.qsfp0_rx_rst_2.value = 0
self.dut.qsfp0_tx_rst_2.value = 0
self.dut.qsfp0_rx_rst_3.value = 0
self.dut.qsfp0_tx_rst_3.value = 0
self.dut.qsfp0_rx_rst_4.value = 0
self.dut.qsfp0_tx_rst_4.value = 0
self.dut.qsfp1_rx_rst_1.value = 0
self.dut.qsfp1_tx_rst_1.value = 0
self.dut.qsfp1_rx_rst_2.value = 0
self.dut.qsfp1_tx_rst_2.value = 0
self.dut.qsfp1_rx_rst_3.value = 0
self.dut.qsfp1_tx_rst_3.value = 0
self.dut.qsfp1_rx_rst_4.value = 0
self.dut.qsfp1_tx_rst_4.value = 0
@cocotb.test()

68
example/AU250/fpga_10g/tb/fpga_core/test_fpga_core.py
View File

@ -113,44 +113,44 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.qsfp0_rx_rst_1 <= 1
self.dut.qsfp0_tx_rst_1 <= 1
self.dut.qsfp0_rx_rst_2 <= 1
self.dut.qsfp0_tx_rst_2 <= 1
self.dut.qsfp0_rx_rst_3 <= 1
self.dut.qsfp0_tx_rst_3 <= 1
self.dut.qsfp0_rx_rst_4 <= 1
self.dut.qsfp0_tx_rst_4 <= 1
self.dut.qsfp1_rx_rst_1 <= 1
self.dut.qsfp1_tx_rst_1 <= 1
self.dut.qsfp1_rx_rst_2 <= 1
self.dut.qsfp1_tx_rst_2 <= 1
self.dut.qsfp1_rx_rst_3 <= 1
self.dut.qsfp1_tx_rst_3 <= 1
self.dut.qsfp1_rx_rst_4 <= 1
self.dut.qsfp1_tx_rst_4 <= 1
self.dut.rst.value = 1
self.dut.qsfp0_rx_rst_1.value = 1
self.dut.qsfp0_tx_rst_1.value = 1
self.dut.qsfp0_rx_rst_2.value = 1
self.dut.qsfp0_tx_rst_2.value = 1
self.dut.qsfp0_rx_rst_3.value = 1
self.dut.qsfp0_tx_rst_3.value = 1
self.dut.qsfp0_rx_rst_4.value = 1
self.dut.qsfp0_tx_rst_4.value = 1
self.dut.qsfp1_rx_rst_1.value = 1
self.dut.qsfp1_tx_rst_1.value = 1
self.dut.qsfp1_rx_rst_2.value = 1
self.dut.qsfp1_tx_rst_2.value = 1
self.dut.qsfp1_rx_rst_3.value = 1
self.dut.qsfp1_tx_rst_3.value = 1
self.dut.qsfp1_rx_rst_4.value = 1
self.dut.qsfp1_tx_rst_4.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.qsfp0_rx_rst_1 <= 0
self.dut.qsfp0_tx_rst_1 <= 0
self.dut.qsfp0_rx_rst_2 <= 0
self.dut.qsfp0_tx_rst_2 <= 0
self.dut.qsfp0_rx_rst_3 <= 0
self.dut.qsfp0_tx_rst_3 <= 0
self.dut.qsfp0_rx_rst_4 <= 0
self.dut.qsfp0_tx_rst_4 <= 0
self.dut.qsfp1_rx_rst_1 <= 0
self.dut.qsfp1_tx_rst_1 <= 0
self.dut.qsfp1_rx_rst_2 <= 0
self.dut.qsfp1_tx_rst_2 <= 0
self.dut.qsfp1_rx_rst_3 <= 0
self.dut.qsfp1_tx_rst_3 <= 0
self.dut.qsfp1_rx_rst_4 <= 0
self.dut.qsfp1_tx_rst_4 <= 0
self.dut.rst.value = 0
self.dut.qsfp0_rx_rst_1.value = 0
self.dut.qsfp0_tx_rst_1.value = 0
self.dut.qsfp0_rx_rst_2.value = 0
self.dut.qsfp0_tx_rst_2.value = 0
self.dut.qsfp0_rx_rst_3.value = 0
self.dut.qsfp0_tx_rst_3.value = 0
self.dut.qsfp0_rx_rst_4.value = 0
self.dut.qsfp0_tx_rst_4.value = 0
self.dut.qsfp1_rx_rst_1.value = 0
self.dut.qsfp1_tx_rst_1.value = 0
self.dut.qsfp1_rx_rst_2.value = 0
self.dut.qsfp1_tx_rst_2.value = 0
self.dut.qsfp1_rx_rst_3.value = 0
self.dut.qsfp1_tx_rst_3.value = 0
self.dut.qsfp1_rx_rst_4.value = 0
self.dut.qsfp1_tx_rst_4.value = 0
@cocotb.test()

68
example/AU280/fpga_10g/tb/fpga_core/test_fpga_core.py
View File

@ -111,44 +111,44 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.qsfp0_rx_rst_1 <= 1
self.dut.qsfp0_tx_rst_1 <= 1
self.dut.qsfp0_rx_rst_2 <= 1
self.dut.qsfp0_tx_rst_2 <= 1
self.dut.qsfp0_rx_rst_3 <= 1
self.dut.qsfp0_tx_rst_3 <= 1
self.dut.qsfp0_rx_rst_4 <= 1
self.dut.qsfp0_tx_rst_4 <= 1
self.dut.qsfp1_rx_rst_1 <= 1
self.dut.qsfp1_tx_rst_1 <= 1
self.dut.qsfp1_rx_rst_2 <= 1
self.dut.qsfp1_tx_rst_2 <= 1
self.dut.qsfp1_rx_rst_3 <= 1
self.dut.qsfp1_tx_rst_3 <= 1
self.dut.qsfp1_rx_rst_4 <= 1
self.dut.qsfp1_tx_rst_4 <= 1
self.dut.rst.value = 1
self.dut.qsfp0_rx_rst_1.value = 1
self.dut.qsfp0_tx_rst_1.value = 1
self.dut.qsfp0_rx_rst_2.value = 1
self.dut.qsfp0_tx_rst_2.value = 1
self.dut.qsfp0_rx_rst_3.value = 1
self.dut.qsfp0_tx_rst_3.value = 1
self.dut.qsfp0_rx_rst_4.value = 1
self.dut.qsfp0_tx_rst_4.value = 1
self.dut.qsfp1_rx_rst_1.value = 1
self.dut.qsfp1_tx_rst_1.value = 1
self.dut.qsfp1_rx_rst_2.value = 1
self.dut.qsfp1_tx_rst_2.value = 1
self.dut.qsfp1_rx_rst_3.value = 1
self.dut.qsfp1_tx_rst_3.value = 1
self.dut.qsfp1_rx_rst_4.value = 1
self.dut.qsfp1_tx_rst_4.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.qsfp0_rx_rst_1 <= 0
self.dut.qsfp0_tx_rst_1 <= 0
self.dut.qsfp0_rx_rst_2 <= 0
self.dut.qsfp0_tx_rst_2 <= 0
self.dut.qsfp0_rx_rst_3 <= 0
self.dut.qsfp0_tx_rst_3 <= 0
self.dut.qsfp0_rx_rst_4 <= 0
self.dut.qsfp0_tx_rst_4 <= 0
self.dut.qsfp1_rx_rst_1 <= 0
self.dut.qsfp1_tx_rst_1 <= 0
self.dut.qsfp1_rx_rst_2 <= 0
self.dut.qsfp1_tx_rst_2 <= 0
self.dut.qsfp1_rx_rst_3 <= 0
self.dut.qsfp1_tx_rst_3 <= 0
self.dut.qsfp1_rx_rst_4 <= 0
self.dut.qsfp1_tx_rst_4 <= 0
self.dut.rst.value = 0
self.dut.qsfp0_rx_rst_1.value = 0
self.dut.qsfp0_tx_rst_1.value = 0
self.dut.qsfp0_rx_rst_2.value = 0
self.dut.qsfp0_tx_rst_2.value = 0
self.dut.qsfp0_rx_rst_3.value = 0
self.dut.qsfp0_tx_rst_3.value = 0
self.dut.qsfp0_rx_rst_4.value = 0
self.dut.qsfp0_tx_rst_4.value = 0
self.dut.qsfp1_rx_rst_1.value = 0
self.dut.qsfp1_tx_rst_1.value = 0
self.dut.qsfp1_rx_rst_2.value = 0
self.dut.qsfp1_tx_rst_2.value = 0
self.dut.qsfp1_rx_rst_3.value = 0
self.dut.qsfp1_tx_rst_3.value = 0
self.dut.qsfp1_rx_rst_4.value = 0
self.dut.qsfp1_tx_rst_4.value = 0
@cocotb.test()

36
example/AU50/fpga_10g/tb/fpga_core/test_fpga_core.py
View File

@ -83,28 +83,28 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst.setimmediatevalue(1)
self.dut.qsfp_rx_rst_1 <= 1
self.dut.qsfp_tx_rst_1 <= 1
self.dut.qsfp_rx_rst_2 <= 1
self.dut.qsfp_tx_rst_2 <= 1
self.dut.qsfp_rx_rst_3 <= 1
self.dut.qsfp_tx_rst_3 <= 1
self.dut.qsfp_rx_rst_4 <= 1
self.dut.qsfp_tx_rst_4 <= 1
self.dut.rst.value = 1
self.dut.qsfp_rx_rst_1.value = 1
self.dut.qsfp_tx_rst_1.value = 1
self.dut.qsfp_rx_rst_2.value = 1
self.dut.qsfp_tx_rst_2.value = 1
self.dut.qsfp_rx_rst_3.value = 1
self.dut.qsfp_tx_rst_3.value = 1
self.dut.qsfp_rx_rst_4.value = 1
self.dut.qsfp_tx_rst_4.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.qsfp_rx_rst_1 <= 0
self.dut.qsfp_tx_rst_1 <= 0
self.dut.qsfp_rx_rst_2 <= 0
self.dut.qsfp_tx_rst_2 <= 0
self.dut.qsfp_rx_rst_3 <= 0
self.dut.qsfp_tx_rst_3 <= 0
self.dut.qsfp_rx_rst_4 <= 0
self.dut.qsfp_tx_rst_4 <= 0
self.dut.rst.value = 0
self.dut.qsfp_rx_rst_1.value = 0
self.dut.qsfp_tx_rst_1.value = 0
self.dut.qsfp_rx_rst_2.value = 0
self.dut.qsfp_tx_rst_2.value = 0
self.dut.qsfp_rx_rst_3.value = 0
self.dut.qsfp_tx_rst_3.value = 0
self.dut.qsfp_rx_rst_4.value = 0
self.dut.qsfp_tx_rst_4.value = 0
@cocotb.test()

4
example/Arty/fpga/tb/fpga_core/test_fpga_core.py
View File

@ -64,12 +64,12 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.rst.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.rst.value = 0
@cocotb.test()

12
example/C10LP/fpga/tb/fpga_core/test_fpga_core.py
View File

@ -64,23 +64,23 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.rst.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.rst.value = 0
async def _run_clk(self):
t = Timer(2, 'ns')
while True:
self.dut.clk <= 1
self.dut.clk.value = 1
await t
self.dut.clk90 <= 1
self.dut.clk90.value = 1
await t
self.dut.clk <= 0
self.dut.clk.value = 0
await t
self.dut.clk90 <= 0
self.dut.clk90.value = 0
await t

12
example/DE2-115/fpga/tb/fpga_core/test_fpga_core.py
View File

@ -68,23 +68,23 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.rst.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.rst.value = 0
async def _run_clk(self):
t = Timer(2, 'ns')
while True:
self.dut.clk <= 1
self.dut.clk.value = 1
await t
self.dut.clk90 <= 1
self.dut.clk90.value = 1
await t
self.dut.clk <= 0
self.dut.clk.value = 0
await t
self.dut.clk90 <= 0
self.dut.clk90.value = 0
await t

4
example/DE5-Net/fpga/tb/fpga_core/test_fpga_core.py
View File

@ -70,12 +70,12 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.rst.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.rst.value = 0
@cocotb.test()

20
example/ExaNIC_X10/fpga/tb/fpga_core/test_fpga_core.py
View File

@ -69,20 +69,20 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.sfp_1_rx_rst <= 1
self.dut.sfp_1_tx_rst <= 1
self.dut.sfp_2_rx_rst <= 1
self.dut.sfp_2_tx_rst <= 1
self.dut.rst.value = 1
self.dut.sfp_1_rx_rst.value = 1
self.dut.sfp_1_tx_rst.value = 1
self.dut.sfp_2_rx_rst.value = 1
self.dut.sfp_2_tx_rst.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.sfp_1_rx_rst <= 0
self.dut.sfp_1_tx_rst <= 0
self.dut.sfp_2_rx_rst <= 0
self.dut.sfp_2_tx_rst <= 0
self.dut.rst.value = 0
self.dut.sfp_1_rx_rst.value = 0
self.dut.sfp_1_tx_rst.value = 0
self.dut.sfp_2_rx_rst.value = 0
self.dut.sfp_2_tx_rst.value = 0
@cocotb.test()

20
example/ExaNIC_X25/fpga_10g/tb/fpga_core/test_fpga_core.py
View File

@ -69,20 +69,20 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.sfp_1_rx_rst <= 1
self.dut.sfp_1_tx_rst <= 1
self.dut.sfp_2_rx_rst <= 1
self.dut.sfp_2_tx_rst <= 1
self.dut.rst.value = 1
self.dut.sfp_1_rx_rst.value = 1
self.dut.sfp_1_tx_rst.value = 1
self.dut.sfp_2_rx_rst.value = 1
self.dut.sfp_2_tx_rst.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.sfp_1_rx_rst <= 0
self.dut.sfp_1_tx_rst <= 0
self.dut.sfp_2_rx_rst <= 0
self.dut.sfp_2_tx_rst <= 0
self.dut.rst.value = 0
self.dut.sfp_1_rx_rst.value = 0
self.dut.sfp_1_tx_rst.value = 0
self.dut.sfp_2_rx_rst.value = 0
self.dut.sfp_2_tx_rst.value = 0
@cocotb.test()

292
example/HTG9200/fpga_10g/tb/fpga_core/test_fpga_core.py
View File

@ -313,156 +313,156 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.qsfp_1_rx_rst_1 <= 1
self.dut.qsfp_1_tx_rst_1 <= 1
self.dut.qsfp_1_rx_rst_2 <= 1
self.dut.qsfp_1_tx_rst_2 <= 1
self.dut.qsfp_1_rx_rst_3 <= 1
self.dut.qsfp_1_tx_rst_3 <= 1
self.dut.qsfp_1_rx_rst_4 <= 1
self.dut.qsfp_1_tx_rst_4 <= 1
self.dut.qsfp_2_rx_rst_1 <= 1
self.dut.qsfp_2_tx_rst_1 <= 1
self.dut.qsfp_2_rx_rst_2 <= 1
self.dut.qsfp_2_tx_rst_2 <= 1
self.dut.qsfp_2_rx_rst_3 <= 1
self.dut.qsfp_2_tx_rst_3 <= 1
self.dut.qsfp_2_rx_rst_4 <= 1
self.dut.qsfp_2_tx_rst_4 <= 1
self.dut.qsfp_3_rx_rst_1 <= 1
self.dut.qsfp_3_tx_rst_1 <= 1
self.dut.qsfp_3_rx_rst_2 <= 1
self.dut.qsfp_3_tx_rst_2 <= 1
self.dut.qsfp_3_rx_rst_3 <= 1
self.dut.qsfp_3_tx_rst_3 <= 1
self.dut.qsfp_3_rx_rst_4 <= 1
self.dut.qsfp_3_tx_rst_4 <= 1
self.dut.qsfp_4_rx_rst_1 <= 1
self.dut.qsfp_4_tx_rst_1 <= 1
self.dut.qsfp_4_rx_rst_2 <= 1
self.dut.qsfp_4_tx_rst_2 <= 1
self.dut.qsfp_4_rx_rst_3 <= 1
self.dut.qsfp_4_tx_rst_3 <= 1
self.dut.qsfp_4_rx_rst_4 <= 1
self.dut.qsfp_4_tx_rst_4 <= 1
self.dut.qsfp_5_rx_rst_1 <= 1
self.dut.qsfp_5_tx_rst_1 <= 1
self.dut.qsfp_5_rx_rst_2 <= 1
self.dut.qsfp_5_tx_rst_2 <= 1
self.dut.qsfp_5_rx_rst_3 <= 1
self.dut.qsfp_5_tx_rst_3 <= 1
self.dut.qsfp_5_rx_rst_4 <= 1
self.dut.qsfp_5_tx_rst_4 <= 1
self.dut.qsfp_6_rx_rst_1 <= 1
self.dut.qsfp_6_tx_rst_1 <= 1
self.dut.qsfp_6_rx_rst_2 <= 1
self.dut.qsfp_6_tx_rst_2 <= 1
self.dut.qsfp_6_rx_rst_3 <= 1
self.dut.qsfp_6_tx_rst_3 <= 1
self.dut.qsfp_6_rx_rst_4 <= 1
self.dut.qsfp_6_tx_rst_4 <= 1
self.dut.qsfp_7_rx_rst_1 <= 1
self.dut.qsfp_7_tx_rst_1 <= 1
self.dut.qsfp_7_rx_rst_2 <= 1
self.dut.qsfp_7_tx_rst_2 <= 1
self.dut.qsfp_7_rx_rst_3 <= 1
self.dut.qsfp_7_tx_rst_3 <= 1
self.dut.qsfp_7_rx_rst_4 <= 1
self.dut.qsfp_7_tx_rst_4 <= 1
self.dut.qsfp_8_rx_rst_1 <= 1
self.dut.qsfp_8_tx_rst_1 <= 1
self.dut.qsfp_8_rx_rst_2 <= 1
self.dut.qsfp_8_tx_rst_2 <= 1
self.dut.qsfp_8_rx_rst_3 <= 1
self.dut.qsfp_8_tx_rst_3 <= 1
self.dut.qsfp_8_rx_rst_4 <= 1
self.dut.qsfp_8_tx_rst_4 <= 1
self.dut.qsfp_9_rx_rst_1 <= 1
self.dut.qsfp_9_tx_rst_1 <= 1
self.dut.qsfp_9_rx_rst_2 <= 1
self.dut.qsfp_9_tx_rst_2 <= 1
self.dut.qsfp_9_rx_rst_3 <= 1
self.dut.qsfp_9_tx_rst_3 <= 1
self.dut.qsfp_9_rx_rst_4 <= 1
self.dut.qsfp_9_tx_rst_4 <= 1
self.dut.rst.value = 1
self.dut.qsfp_1_rx_rst_1.value = 1
self.dut.qsfp_1_tx_rst_1.value = 1
self.dut.qsfp_1_rx_rst_2.value = 1
self.dut.qsfp_1_tx_rst_2.value = 1
self.dut.qsfp_1_rx_rst_3.value = 1
self.dut.qsfp_1_tx_rst_3.value = 1
self.dut.qsfp_1_rx_rst_4.value = 1
self.dut.qsfp_1_tx_rst_4.value = 1
self.dut.qsfp_2_rx_rst_1.value = 1
self.dut.qsfp_2_tx_rst_1.value = 1
self.dut.qsfp_2_rx_rst_2.value = 1
self.dut.qsfp_2_tx_rst_2.value = 1
self.dut.qsfp_2_rx_rst_3.value = 1
self.dut.qsfp_2_tx_rst_3.value = 1
self.dut.qsfp_2_rx_rst_4.value = 1
self.dut.qsfp_2_tx_rst_4.value = 1
self.dut.qsfp_3_rx_rst_1.value = 1
self.dut.qsfp_3_tx_rst_1.value = 1
self.dut.qsfp_3_rx_rst_2.value = 1
self.dut.qsfp_3_tx_rst_2.value = 1
self.dut.qsfp_3_rx_rst_3.value = 1
self.dut.qsfp_3_tx_rst_3.value = 1
self.dut.qsfp_3_rx_rst_4.value = 1
self.dut.qsfp_3_tx_rst_4.value = 1
self.dut.qsfp_4_rx_rst_1.value = 1
self.dut.qsfp_4_tx_rst_1.value = 1
self.dut.qsfp_4_rx_rst_2.value = 1
self.dut.qsfp_4_tx_rst_2.value = 1
self.dut.qsfp_4_rx_rst_3.value = 1
self.dut.qsfp_4_tx_rst_3.value = 1
self.dut.qsfp_4_rx_rst_4.value = 1
self.dut.qsfp_4_tx_rst_4.value = 1
self.dut.qsfp_5_rx_rst_1.value = 1
self.dut.qsfp_5_tx_rst_1.value = 1
self.dut.qsfp_5_rx_rst_2.value = 1
self.dut.qsfp_5_tx_rst_2.value = 1
self.dut.qsfp_5_rx_rst_3.value = 1
self.dut.qsfp_5_tx_rst_3.value = 1
self.dut.qsfp_5_rx_rst_4.value = 1
self.dut.qsfp_5_tx_rst_4.value = 1
self.dut.qsfp_6_rx_rst_1.value = 1
self.dut.qsfp_6_tx_rst_1.value = 1
self.dut.qsfp_6_rx_rst_2.value = 1
self.dut.qsfp_6_tx_rst_2.value = 1
self.dut.qsfp_6_rx_rst_3.value = 1
self.dut.qsfp_6_tx_rst_3.value = 1
self.dut.qsfp_6_rx_rst_4.value = 1
self.dut.qsfp_6_tx_rst_4.value = 1
self.dut.qsfp_7_rx_rst_1.value = 1
self.dut.qsfp_7_tx_rst_1.value = 1
self.dut.qsfp_7_rx_rst_2.value = 1
self.dut.qsfp_7_tx_rst_2.value = 1
self.dut.qsfp_7_rx_rst_3.value = 1
self.dut.qsfp_7_tx_rst_3.value = 1
self.dut.qsfp_7_rx_rst_4.value = 1
self.dut.qsfp_7_tx_rst_4.value = 1
self.dut.qsfp_8_rx_rst_1.value = 1
self.dut.qsfp_8_tx_rst_1.value = 1
self.dut.qsfp_8_rx_rst_2.value = 1
self.dut.qsfp_8_tx_rst_2.value = 1
self.dut.qsfp_8_rx_rst_3.value = 1
self.dut.qsfp_8_tx_rst_3.value = 1
self.dut.qsfp_8_rx_rst_4.value = 1
self.dut.qsfp_8_tx_rst_4.value = 1
self.dut.qsfp_9_rx_rst_1.value = 1
self.dut.qsfp_9_tx_rst_1.value = 1
self.dut.qsfp_9_rx_rst_2.value = 1
self.dut.qsfp_9_tx_rst_2.value = 1
self.dut.qsfp_9_rx_rst_3.value = 1
self.dut.qsfp_9_tx_rst_3.value = 1
self.dut.qsfp_9_rx_rst_4.value = 1
self.dut.qsfp_9_tx_rst_4.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.qsfp_1_rx_rst_1 <= 0
self.dut.qsfp_1_tx_rst_1 <= 0
self.dut.qsfp_1_rx_rst_2 <= 0
self.dut.qsfp_1_tx_rst_2 <= 0
self.dut.qsfp_1_rx_rst_3 <= 0
self.dut.qsfp_1_tx_rst_3 <= 0
self.dut.qsfp_1_rx_rst_4 <= 0
self.dut.qsfp_1_tx_rst_4 <= 0
self.dut.qsfp_2_rx_rst_1 <= 0
self.dut.qsfp_2_tx_rst_1 <= 0
self.dut.qsfp_2_rx_rst_2 <= 0
self.dut.qsfp_2_tx_rst_2 <= 0
self.dut.qsfp_2_rx_rst_3 <= 0
self.dut.qsfp_2_tx_rst_3 <= 0
self.dut.qsfp_2_rx_rst_4 <= 0
self.dut.qsfp_2_tx_rst_4 <= 0
self.dut.qsfp_3_rx_rst_1 <= 0
self.dut.qsfp_3_tx_rst_1 <= 0
self.dut.qsfp_3_rx_rst_2 <= 0
self.dut.qsfp_3_tx_rst_2 <= 0
self.dut.qsfp_3_rx_rst_3 <= 0
self.dut.qsfp_3_tx_rst_3 <= 0
self.dut.qsfp_3_rx_rst_4 <= 0
self.dut.qsfp_3_tx_rst_4 <= 0
self.dut.qsfp_4_rx_rst_1 <= 0
self.dut.qsfp_4_tx_rst_1 <= 0
self.dut.qsfp_4_rx_rst_2 <= 0
self.dut.qsfp_4_tx_rst_2 <= 0
self.dut.qsfp_4_rx_rst_3 <= 0
self.dut.qsfp_4_tx_rst_3 <= 0
self.dut.qsfp_4_rx_rst_4 <= 0
self.dut.qsfp_4_tx_rst_4 <= 0
self.dut.qsfp_5_rx_rst_1 <= 0
self.dut.qsfp_5_tx_rst_1 <= 0
self.dut.qsfp_5_rx_rst_2 <= 0
self.dut.qsfp_5_tx_rst_2 <= 0
self.dut.qsfp_5_rx_rst_3 <= 0
self.dut.qsfp_5_tx_rst_3 <= 0
self.dut.qsfp_5_rx_rst_4 <= 0
self.dut.qsfp_5_tx_rst_4 <= 0
self.dut.qsfp_6_rx_rst_1 <= 0
self.dut.qsfp_6_tx_rst_1 <= 0
self.dut.qsfp_6_rx_rst_2 <= 0
self.dut.qsfp_6_tx_rst_2 <= 0
self.dut.qsfp_6_rx_rst_3 <= 0
self.dut.qsfp_6_tx_rst_3 <= 0
self.dut.qsfp_6_rx_rst_4 <= 0
self.dut.qsfp_6_tx_rst_4 <= 0
self.dut.qsfp_7_rx_rst_1 <= 0
self.dut.qsfp_7_tx_rst_1 <= 0
self.dut.qsfp_7_rx_rst_2 <= 0
self.dut.qsfp_7_tx_rst_2 <= 0
self.dut.qsfp_7_rx_rst_3 <= 0
self.dut.qsfp_7_tx_rst_3 <= 0
self.dut.qsfp_7_rx_rst_4 <= 0
self.dut.qsfp_7_tx_rst_4 <= 0
self.dut.qsfp_8_rx_rst_1 <= 0
self.dut.qsfp_8_tx_rst_1 <= 0
self.dut.qsfp_8_rx_rst_2 <= 0
self.dut.qsfp_8_tx_rst_2 <= 0
self.dut.qsfp_8_rx_rst_3 <= 0
self.dut.qsfp_8_tx_rst_3 <= 0
self.dut.qsfp_8_rx_rst_4 <= 0
self.dut.qsfp_8_tx_rst_4 <= 0
self.dut.qsfp_9_rx_rst_1 <= 0
self.dut.qsfp_9_tx_rst_1 <= 0
self.dut.qsfp_9_rx_rst_2 <= 0
self.dut.qsfp_9_tx_rst_2 <= 0
self.dut.qsfp_9_rx_rst_3 <= 0
self.dut.qsfp_9_tx_rst_3 <= 0
self.dut.qsfp_9_rx_rst_4 <= 0
self.dut.qsfp_9_tx_rst_4 <= 0
self.dut.rst.value = 0
self.dut.qsfp_1_rx_rst_1.value = 0
self.dut.qsfp_1_tx_rst_1.value = 0
self.dut.qsfp_1_rx_rst_2.value = 0
self.dut.qsfp_1_tx_rst_2.value = 0
self.dut.qsfp_1_rx_rst_3.value = 0
self.dut.qsfp_1_tx_rst_3.value = 0
self.dut.qsfp_1_rx_rst_4.value = 0
self.dut.qsfp_1_tx_rst_4.value = 0
self.dut.qsfp_2_rx_rst_1.value = 0
self.dut.qsfp_2_tx_rst_1.value = 0
self.dut.qsfp_2_rx_rst_2.value = 0
self.dut.qsfp_2_tx_rst_2.value = 0
self.dut.qsfp_2_rx_rst_3.value = 0
self.dut.qsfp_2_tx_rst_3.value = 0
self.dut.qsfp_2_rx_rst_4.value = 0
self.dut.qsfp_2_tx_rst_4.value = 0
self.dut.qsfp_3_rx_rst_1.value = 0
self.dut.qsfp_3_tx_rst_1.value = 0
self.dut.qsfp_3_rx_rst_2.value = 0
self.dut.qsfp_3_tx_rst_2.value = 0
self.dut.qsfp_3_rx_rst_3.value = 0
self.dut.qsfp_3_tx_rst_3.value = 0
self.dut.qsfp_3_rx_rst_4.value = 0
self.dut.qsfp_3_tx_rst_4.value = 0
self.dut.qsfp_4_rx_rst_1.value = 0
self.dut.qsfp_4_tx_rst_1.value = 0
self.dut.qsfp_4_rx_rst_2.value = 0
self.dut.qsfp_4_tx_rst_2.value = 0
self.dut.qsfp_4_rx_rst_3.value = 0
self.dut.qsfp_4_tx_rst_3.value = 0
self.dut.qsfp_4_rx_rst_4.value = 0
self.dut.qsfp_4_tx_rst_4.value = 0
self.dut.qsfp_5_rx_rst_1.value = 0
self.dut.qsfp_5_tx_rst_1.value = 0
self.dut.qsfp_5_rx_rst_2.value = 0
self.dut.qsfp_5_tx_rst_2.value = 0
self.dut.qsfp_5_rx_rst_3.value = 0
self.dut.qsfp_5_tx_rst_3.value = 0
self.dut.qsfp_5_rx_rst_4.value = 0
self.dut.qsfp_5_tx_rst_4.value = 0
self.dut.qsfp_6_rx_rst_1.value = 0
self.dut.qsfp_6_tx_rst_1.value = 0
self.dut.qsfp_6_rx_rst_2.value = 0
self.dut.qsfp_6_tx_rst_2.value = 0
self.dut.qsfp_6_rx_rst_3.value = 0
self.dut.qsfp_6_tx_rst_3.value = 0
self.dut.qsfp_6_rx_rst_4.value = 0
self.dut.qsfp_6_tx_rst_4.value = 0
self.dut.qsfp_7_rx_rst_1.value = 0
self.dut.qsfp_7_tx_rst_1.value = 0
self.dut.qsfp_7_rx_rst_2.value = 0
self.dut.qsfp_7_tx_rst_2.value = 0
self.dut.qsfp_7_rx_rst_3.value = 0
self.dut.qsfp_7_tx_rst_3.value = 0
self.dut.qsfp_7_rx_rst_4.value = 0
self.dut.qsfp_7_tx_rst_4.value = 0
self.dut.qsfp_8_rx_rst_1.value = 0
self.dut.qsfp_8_tx_rst_1.value = 0
self.dut.qsfp_8_rx_rst_2.value = 0
self.dut.qsfp_8_tx_rst_2.value = 0
self.dut.qsfp_8_rx_rst_3.value = 0
self.dut.qsfp_8_tx_rst_3.value = 0
self.dut.qsfp_8_rx_rst_4.value = 0
self.dut.qsfp_8_tx_rst_4.value = 0
self.dut.qsfp_9_rx_rst_1.value = 0
self.dut.qsfp_9_tx_rst_1.value = 0
self.dut.qsfp_9_rx_rst_2.value = 0
self.dut.qsfp_9_tx_rst_2.value = 0
self.dut.qsfp_9_rx_rst_3.value = 0
self.dut.qsfp_9_tx_rst_3.value = 0
self.dut.qsfp_9_rx_rst_4.value = 0
self.dut.qsfp_9_tx_rst_4.value = 0
@cocotb.test()

4
example/HXT100G/fpga/tb/fpga_core/test_fpga_core.py
View File

@ -136,12 +136,12 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.rst.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.rst.value = 0
@cocotb.test()

4
example/HXT100G/fpga_cxpt16/tb/fpga_core/test_fpga_core.py
View File

@ -135,12 +135,12 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.rst.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.rst.value = 0
@cocotb.test()

4
example/KC705/fpga_gmii/tb/fpga_core/test_fpga_core.py
View File

@ -67,12 +67,12 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.rst.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.rst.value = 0
@cocotb.test()

12
example/KC705/fpga_rgmii/tb/fpga_core/test_fpga_core.py
View File

@ -68,23 +68,23 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.rst.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.rst.value = 0
async def _run_clk(self):
t = Timer(2, 'ns')
while True:
self.dut.clk <= 1
self.dut.clk.value = 1
await t
self.dut.clk90 <= 1
self.dut.clk90.value = 1
await t
self.dut.clk <= 0
self.dut.clk.value = 0
await t
self.dut.clk90 <= 0
self.dut.clk90.value = 0
await t

8
example/KC705/fpga_sgmii/tb/fpga_core/test_fpga_core.py
View File

@ -72,14 +72,14 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.phy_gmii_rst <= 1
self.dut.rst.value = 1
self.dut.phy_gmii_rst.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.phy_gmii_rst <= 0
self.dut.rst.value = 0
self.dut.phy_gmii_rst.value = 0
@cocotb.test()

4
example/ML605/fpga_gmii/tb/fpga_core/test_fpga_core.py
View File

@ -67,12 +67,12 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk_125mhz)
self.dut.rst_125mhz <= 1
self.dut.rst_125mhz.value = 1
for k in range(10):
await RisingEdge(self.dut.clk_125mhz)
self.dut.rst_125mhz <= 0
self.dut.rst_125mhz.value = 0
@cocotb.test()

12
example/ML605/fpga_rgmii/tb/fpga_core/test_fpga_core.py
View File

@ -68,23 +68,23 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk_125mhz)
self.dut.rst_125mhz <= 1
self.dut.rst_125mhz.value = 1
for k in range(10):
await RisingEdge(self.dut.clk_125mhz)
self.dut.rst_125mhz <= 0
self.dut.rst_125mhz.value = 0
async def _run_clk_125mhz(self):
t = Timer(2, 'ns')
while True:
self.dut.clk_125mhz <= 1
self.dut.clk_125mhz.value = 1
await t
self.dut.clk90_125mhz <= 1
self.dut.clk90_125mhz.value = 1
await t
self.dut.clk_125mhz <= 0
self.dut.clk_125mhz.value = 0
await t
self.dut.clk90_125mhz <= 0
self.dut.clk90_125mhz.value = 0
await t

8
example/ML605/fpga_sgmii/tb/fpga_core/test_fpga_core.py
View File

@ -72,14 +72,14 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk_125mhz)
self.dut.rst_125mhz <= 1
self.dut.phy_gmii_rst <= 1
self.dut.rst_125mhz.value = 1
self.dut.phy_gmii_rst.value = 1
for k in range(10):
await RisingEdge(self.dut.clk_125mhz)
self.dut.rst_125mhz <= 0
self.dut.phy_gmii_rst <= 0
self.dut.rst_125mhz.value = 0
self.dut.phy_gmii_rst.value = 0
@cocotb.test()

36
example/NetFPGA_SUME/fpga/tb/fpga_core/test_fpga_core.py
View File

@ -85,28 +85,28 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.sfp_1_rx_rst <= 1
self.dut.sfp_1_tx_rst <= 1
self.dut.sfp_2_rx_rst <= 1
self.dut.sfp_2_tx_rst <= 1
self.dut.sfp_3_rx_rst <= 1
self.dut.sfp_3_tx_rst <= 1
self.dut.sfp_4_rx_rst <= 1
self.dut.sfp_4_tx_rst <= 1
self.dut.rst.value = 1
self.dut.sfp_1_rx_rst.value = 1
self.dut.sfp_1_tx_rst.value = 1
self.dut.sfp_2_rx_rst.value = 1
self.dut.sfp_2_tx_rst.value = 1
self.dut.sfp_3_rx_rst.value = 1
self.dut.sfp_3_tx_rst.value = 1
self.dut.sfp_4_rx_rst.value = 1
self.dut.sfp_4_tx_rst.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.sfp_1_rx_rst <= 0
self.dut.sfp_1_tx_rst <= 0
self.dut.sfp_2_rx_rst <= 0
self.dut.sfp_2_tx_rst <= 0
self.dut.sfp_3_rx_rst <= 0
self.dut.sfp_3_tx_rst <= 0
self.dut.sfp_4_rx_rst <= 0
self.dut.sfp_4_tx_rst <= 0
self.dut.rst.value = 0
self.dut.sfp_1_rx_rst.value = 0
self.dut.sfp_1_tx_rst.value = 0
self.dut.sfp_2_rx_rst.value = 0
self.dut.sfp_2_tx_rst.value = 0
self.dut.sfp_3_rx_rst.value = 0
self.dut.sfp_3_tx_rst.value = 0
self.dut.sfp_4_rx_rst.value = 0
self.dut.sfp_4_tx_rst.value = 0
@cocotb.test()

12
example/NexysVideo/fpga/tb/fpga_core/test_fpga_core.py
View File

@ -70,23 +70,23 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.rst.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.rst.value = 0
async def _run_clk(self):
t = Timer(2, 'ns')
while True:
self.dut.clk <= 1
self.dut.clk.value = 1
await t
self.dut.clk90 <= 1
self.dut.clk90.value = 1
await t
self.dut.clk <= 0
self.dut.clk.value = 0
await t
self.dut.clk90 <= 0
self.dut.clk90.value = 0
await t

68
example/S10DX_DK/fpga_10g/tb/fpga_core/test_fpga_core.py
View File

@ -178,44 +178,44 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.qsfp1_mac_1_rx_rst <= 1
self.dut.qsfp1_mac_1_tx_rst <= 1
self.dut.qsfp1_mac_2_rx_rst <= 1
self.dut.qsfp1_mac_2_tx_rst <= 1
self.dut.qsfp1_mac_3_rx_rst <= 1
self.dut.qsfp1_mac_3_tx_rst <= 1
self.dut.qsfp1_mac_4_rx_rst <= 1
self.dut.qsfp1_mac_4_tx_rst <= 1
self.dut.qsfp2_mac_1_rx_rst <= 1
self.dut.qsfp2_mac_1_tx_rst <= 1
self.dut.qsfp2_mac_2_rx_rst <= 1
self.dut.qsfp2_mac_2_tx_rst <= 1
self.dut.qsfp2_mac_3_rx_rst <= 1
self.dut.qsfp2_mac_3_tx_rst <= 1
self.dut.qsfp2_mac_4_rx_rst <= 1
self.dut.qsfp2_mac_4_tx_rst <= 1
self.dut.rst.value = 1
self.dut.qsfp1_mac_1_rx_rst.value = 1
self.dut.qsfp1_mac_1_tx_rst.value = 1
self.dut.qsfp1_mac_2_rx_rst.value = 1
self.dut.qsfp1_mac_2_tx_rst.value = 1
self.dut.qsfp1_mac_3_rx_rst.value = 1
self.dut.qsfp1_mac_3_tx_rst.value = 1
self.dut.qsfp1_mac_4_rx_rst.value = 1
self.dut.qsfp1_mac_4_tx_rst.value = 1
self.dut.qsfp2_mac_1_rx_rst.value = 1
self.dut.qsfp2_mac_1_tx_rst.value = 1
self.dut.qsfp2_mac_2_rx_rst.value = 1
self.dut.qsfp2_mac_2_tx_rst.value = 1
self.dut.qsfp2_mac_3_rx_rst.value = 1
self.dut.qsfp2_mac_3_tx_rst.value = 1
self.dut.qsfp2_mac_4_rx_rst.value = 1
self.dut.qsfp2_mac_4_tx_rst.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.qsfp1_mac_1_rx_rst <= 0
self.dut.qsfp1_mac_1_tx_rst <= 0
self.dut.qsfp1_mac_2_rx_rst <= 0
self.dut.qsfp1_mac_2_tx_rst <= 0
self.dut.qsfp1_mac_3_rx_rst <= 0
self.dut.qsfp1_mac_3_tx_rst <= 0
self.dut.qsfp1_mac_4_rx_rst <= 0
self.dut.qsfp1_mac_4_tx_rst <= 0
self.dut.qsfp2_mac_1_rx_rst <= 0
self.dut.qsfp2_mac_1_tx_rst <= 0
self.dut.qsfp2_mac_2_rx_rst <= 0
self.dut.qsfp2_mac_2_tx_rst <= 0
self.dut.qsfp2_mac_3_rx_rst <= 0
self.dut.qsfp2_mac_3_tx_rst <= 0
self.dut.qsfp2_mac_4_rx_rst <= 0
self.dut.qsfp2_mac_4_tx_rst <= 0
self.dut.rst.value = 0
self.dut.qsfp1_mac_1_rx_rst.value = 0
self.dut.qsfp1_mac_1_tx_rst.value = 0
self.dut.qsfp1_mac_2_rx_rst.value = 0
self.dut.qsfp1_mac_2_tx_rst.value = 0
self.dut.qsfp1_mac_3_rx_rst.value = 0
self.dut.qsfp1_mac_3_tx_rst.value = 0
self.dut.qsfp1_mac_4_rx_rst.value = 0
self.dut.qsfp1_mac_4_tx_rst.value = 0
self.dut.qsfp2_mac_1_rx_rst.value = 0
self.dut.qsfp2_mac_1_tx_rst.value = 0
self.dut.qsfp2_mac_2_rx_rst.value = 0
self.dut.qsfp2_mac_2_tx_rst.value = 0
self.dut.qsfp2_mac_3_rx_rst.value = 0
self.dut.qsfp2_mac_3_tx_rst.value = 0
self.dut.qsfp2_mac_4_rx_rst.value = 0
self.dut.qsfp2_mac_4_tx_rst.value = 0
for k in range(10):
await RisingEdge(self.dut.clk)

68
example/S10MX_DK/fpga_10g/tb/fpga_core/test_fpga_core.py
View File

@ -111,44 +111,44 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.qsfp0_rx_rst_1 <= 1
self.dut.qsfp0_tx_rst_1 <= 1
self.dut.qsfp0_rx_rst_2 <= 1
self.dut.qsfp0_tx_rst_2 <= 1
self.dut.qsfp0_rx_rst_3 <= 1
self.dut.qsfp0_tx_rst_3 <= 1
self.dut.qsfp0_rx_rst_4 <= 1
self.dut.qsfp0_tx_rst_4 <= 1
self.dut.qsfp1_rx_rst_1 <= 1
self.dut.qsfp1_tx_rst_1 <= 1
self.dut.qsfp1_rx_rst_2 <= 1
self.dut.qsfp1_tx_rst_2 <= 1
self.dut.qsfp1_rx_rst_3 <= 1
self.dut.qsfp1_tx_rst_3 <= 1
self.dut.qsfp1_rx_rst_4 <= 1
self.dut.qsfp1_tx_rst_4 <= 1
self.dut.rst.value = 1
self.dut.qsfp0_rx_rst_1.value = 1
self.dut.qsfp0_tx_rst_1.value = 1
self.dut.qsfp0_rx_rst_2.value = 1
self.dut.qsfp0_tx_rst_2.value = 1
self.dut.qsfp0_rx_rst_3.value = 1
self.dut.qsfp0_tx_rst_3.value = 1
self.dut.qsfp0_rx_rst_4.value = 1
self.dut.qsfp0_tx_rst_4.value = 1
self.dut.qsfp1_rx_rst_1.value = 1
self.dut.qsfp1_tx_rst_1.value = 1
self.dut.qsfp1_rx_rst_2.value = 1
self.dut.qsfp1_tx_rst_2.value = 1
self.dut.qsfp1_rx_rst_3.value = 1
self.dut.qsfp1_tx_rst_3.value = 1
self.dut.qsfp1_rx_rst_4.value = 1
self.dut.qsfp1_tx_rst_4.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.qsfp0_rx_rst_1 <= 0
self.dut.qsfp0_tx_rst_1 <= 0
self.dut.qsfp0_rx_rst_2 <= 0
self.dut.qsfp0_tx_rst_2 <= 0
self.dut.qsfp0_rx_rst_3 <= 0
self.dut.qsfp0_tx_rst_3 <= 0
self.dut.qsfp0_rx_rst_4 <= 0
self.dut.qsfp0_tx_rst_4 <= 0
self.dut.qsfp1_rx_rst_1 <= 0
self.dut.qsfp1_tx_rst_1 <= 0
self.dut.qsfp1_rx_rst_2 <= 0
self.dut.qsfp1_tx_rst_2 <= 0
self.dut.qsfp1_rx_rst_3 <= 0
self.dut.qsfp1_tx_rst_3 <= 0
self.dut.qsfp1_rx_rst_4 <= 0
self.dut.qsfp1_tx_rst_4 <= 0
self.dut.rst.value = 0
self.dut.qsfp0_rx_rst_1.value = 0
self.dut.qsfp0_tx_rst_1.value = 0
self.dut.qsfp0_rx_rst_2.value = 0
self.dut.qsfp0_tx_rst_2.value = 0
self.dut.qsfp0_rx_rst_3.value = 0
self.dut.qsfp0_tx_rst_3.value = 0
self.dut.qsfp0_rx_rst_4.value = 0
self.dut.qsfp0_tx_rst_4.value = 0
self.dut.qsfp1_rx_rst_1.value = 0
self.dut.qsfp1_tx_rst_1.value = 0
self.dut.qsfp1_rx_rst_2.value = 0
self.dut.qsfp1_tx_rst_2.value = 0
self.dut.qsfp1_rx_rst_3.value = 0
self.dut.qsfp1_tx_rst_3.value = 0
self.dut.qsfp1_rx_rst_4.value = 0
self.dut.qsfp1_tx_rst_4.value = 0
@cocotb.test()

44
example/VCU108/fpga_10g/tb/fpga_core/test_fpga_core.py
View File

@ -103,30 +103,30 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.phy_gmii_rst <= 1
self.dut.qsfp_rx_rst_1 <= 1
self.dut.qsfp_tx_rst_1 <= 1
self.dut.qsfp_rx_rst_2 <= 1
self.dut.qsfp_tx_rst_2 <= 1
self.dut.qsfp_rx_rst_3 <= 1
self.dut.qsfp_tx_rst_3 <= 1
self.dut.qsfp_rx_rst_4 <= 1
self.dut.qsfp_tx_rst_4 <= 1
self.dut.rst.value = 1
self.dut.phy_gmii_rst.value = 1
self.dut.qsfp_rx_rst_1.value = 1
self.dut.qsfp_tx_rst_1.value = 1
self.dut.qsfp_rx_rst_2.value = 1
self.dut.qsfp_tx_rst_2.value = 1
self.dut.qsfp_rx_rst_3.value = 1
self.dut.qsfp_tx_rst_3.value = 1
self.dut.qsfp_rx_rst_4.value = 1
self.dut.qsfp_tx_rst_4.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.phy_gmii_rst <= 0
self.dut.qsfp_rx_rst_1 <= 0
self.dut.qsfp_tx_rst_1 <= 0
self.dut.qsfp_rx_rst_2 <= 0
self.dut.qsfp_tx_rst_2 <= 0
self.dut.qsfp_rx_rst_3 <= 0
self.dut.qsfp_tx_rst_3 <= 0
self.dut.qsfp_rx_rst_4 <= 0
self.dut.qsfp_tx_rst_4 <= 0
self.dut.rst.value = 0
self.dut.phy_gmii_rst.value = 0
self.dut.qsfp_rx_rst_1.value = 0
self.dut.qsfp_tx_rst_1.value = 0
self.dut.qsfp_rx_rst_2.value = 0
self.dut.qsfp_tx_rst_2.value = 0
self.dut.qsfp_rx_rst_3.value = 0
self.dut.qsfp_tx_rst_3.value = 0
self.dut.qsfp_rx_rst_4.value = 0
self.dut.qsfp_tx_rst_4.value = 0
@cocotb.test()
@ -200,7 +200,7 @@ async def run_test(dut):
# insert tap
await RisingEdge(dut.clk)
dut.sw <= 0x8
dut.sw.value = 0x8
await RisingEdge(dut.clk)
payload = bytes([x % 256 for x in range(256)])
@ -243,7 +243,7 @@ async def run_test(dut):
# insert tap
await RisingEdge(dut.clk)
dut.sw <= 0xC
dut.sw.value = 0xC
await RisingEdge(dut.clk)
payload = bytes([x % 256 for x in range(256)])

8
example/VCU108/fpga_1g/tb/fpga_core/test_fpga_core.py
View File

@ -72,14 +72,14 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.phy_gmii_rst <= 1
self.dut.rst.value = 1
self.dut.phy_gmii_rst.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.phy_gmii_rst <= 0
self.dut.rst.value = 0
self.dut.phy_gmii_rst.value = 0
@cocotb.test()

76
example/VCU118/fpga_10g/tb/fpga_core/test_fpga_core.py
View File

@ -131,46 +131,46 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.phy_gmii_rst <= 1
self.dut.qsfp1_rx_rst_1 <= 1
self.dut.qsfp1_tx_rst_1 <= 1
self.dut.qsfp1_rx_rst_2 <= 1
self.dut.qsfp1_tx_rst_2 <= 1
self.dut.qsfp1_rx_rst_3 <= 1
self.dut.qsfp1_tx_rst_3 <= 1
self.dut.qsfp1_rx_rst_4 <= 1
self.dut.qsfp1_tx_rst_4 <= 1
self.dut.qsfp2_rx_rst_1 <= 1
self.dut.qsfp2_tx_rst_1 <= 1
self.dut.qsfp2_rx_rst_2 <= 1
self.dut.qsfp2_tx_rst_2 <= 1
self.dut.qsfp2_rx_rst_3 <= 1
self.dut.qsfp2_tx_rst_3 <= 1
self.dut.qsfp2_rx_rst_4 <= 1
self.dut.qsfp2_tx_rst_4 <= 1
self.dut.rst.value = 1
self.dut.phy_gmii_rst.value = 1
self.dut.qsfp1_rx_rst_1.value = 1
self.dut.qsfp1_tx_rst_1.value = 1
self.dut.qsfp1_rx_rst_2.value = 1
self.dut.qsfp1_tx_rst_2.value = 1
self.dut.qsfp1_rx_rst_3.value = 1
self.dut.qsfp1_tx_rst_3.value = 1
self.dut.qsfp1_rx_rst_4.value = 1
self.dut.qsfp1_tx_rst_4.value = 1
self.dut.qsfp2_rx_rst_1.value = 1
self.dut.qsfp2_tx_rst_1.value = 1
self.dut.qsfp2_rx_rst_2.value = 1
self.dut.qsfp2_tx_rst_2.value = 1
self.dut.qsfp2_rx_rst_3.value = 1
self.dut.qsfp2_tx_rst_3.value = 1
self.dut.qsfp2_rx_rst_4.value = 1
self.dut.qsfp2_tx_rst_4.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.phy_gmii_rst <= 0
self.dut.qsfp1_rx_rst_1 <= 0
self.dut.qsfp1_tx_rst_1 <= 0
self.dut.qsfp1_rx_rst_2 <= 0
self.dut.qsfp1_tx_rst_2 <= 0
self.dut.qsfp1_rx_rst_3 <= 0
self.dut.qsfp1_tx_rst_3 <= 0
self.dut.qsfp1_rx_rst_4 <= 0
self.dut.qsfp1_tx_rst_4 <= 0
self.dut.qsfp2_rx_rst_1 <= 0
self.dut.qsfp2_tx_rst_1 <= 0
self.dut.qsfp2_rx_rst_2 <= 0
self.dut.qsfp2_tx_rst_2 <= 0
self.dut.qsfp2_rx_rst_3 <= 0
self.dut.qsfp2_tx_rst_3 <= 0
self.dut.qsfp2_rx_rst_4 <= 0
self.dut.qsfp2_tx_rst_4 <= 0
self.dut.rst.value = 0
self.dut.phy_gmii_rst.value = 0
self.dut.qsfp1_rx_rst_1.value = 0
self.dut.qsfp1_tx_rst_1.value = 0
self.dut.qsfp1_rx_rst_2.value = 0
self.dut.qsfp1_tx_rst_2.value = 0
self.dut.qsfp1_rx_rst_3.value = 0
self.dut.qsfp1_tx_rst_3.value = 0
self.dut.qsfp1_rx_rst_4.value = 0
self.dut.qsfp1_tx_rst_4.value = 0
self.dut.qsfp2_rx_rst_1.value = 0
self.dut.qsfp2_tx_rst_1.value = 0
self.dut.qsfp2_rx_rst_2.value = 0
self.dut.qsfp2_tx_rst_2.value = 0
self.dut.qsfp2_rx_rst_3.value = 0
self.dut.qsfp2_tx_rst_3.value = 0
self.dut.qsfp2_rx_rst_4.value = 0
self.dut.qsfp2_tx_rst_4.value = 0
@cocotb.test()
@ -244,7 +244,7 @@ async def run_test(dut):
# insert tap
await RisingEdge(dut.clk)
dut.sw <= 0x8
dut.sw.value = 0x8
await RisingEdge(dut.clk)
payload = bytes([x % 256 for x in range(256)])
@ -287,7 +287,7 @@ async def run_test(dut):
# insert tap
await RisingEdge(dut.clk)
dut.sw <= 0xC
dut.sw.value = 0xC
await RisingEdge(dut.clk)
payload = bytes([x % 256 for x in range(256)])

8
example/VCU118/fpga_1g/tb/fpga_core/test_fpga_core.py
View File

@ -72,14 +72,14 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.phy_gmii_rst <= 1
self.dut.rst.value = 1
self.dut.phy_gmii_rst.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.phy_gmii_rst <= 0
self.dut.rst.value = 0
self.dut.phy_gmii_rst.value = 0
@cocotb.test()

76
example/VCU118/fpga_25g/tb/fpga_core/test_fpga_core.py
View File

@ -131,46 +131,46 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.phy_gmii_rst <= 1
self.dut.qsfp1_rx_rst_1 <= 1
self.dut.qsfp1_tx_rst_1 <= 1
self.dut.qsfp1_rx_rst_2 <= 1
self.dut.qsfp1_tx_rst_2 <= 1
self.dut.qsfp1_rx_rst_3 <= 1
self.dut.qsfp1_tx_rst_3 <= 1
self.dut.qsfp1_rx_rst_4 <= 1
self.dut.qsfp1_tx_rst_4 <= 1
self.dut.qsfp2_rx_rst_1 <= 1
self.dut.qsfp2_tx_rst_1 <= 1
self.dut.qsfp2_rx_rst_2 <= 1
self.dut.qsfp2_tx_rst_2 <= 1
self.dut.qsfp2_rx_rst_3 <= 1
self.dut.qsfp2_tx_rst_3 <= 1
self.dut.qsfp2_rx_rst_4 <= 1
self.dut.qsfp2_tx_rst_4 <= 1
self.dut.rst.value = 1
self.dut.phy_gmii_rst.value = 1
self.dut.qsfp1_rx_rst_1.value = 1
self.dut.qsfp1_tx_rst_1.value = 1
self.dut.qsfp1_rx_rst_2.value = 1
self.dut.qsfp1_tx_rst_2.value = 1
self.dut.qsfp1_rx_rst_3.value = 1
self.dut.qsfp1_tx_rst_3.value = 1
self.dut.qsfp1_rx_rst_4.value = 1
self.dut.qsfp1_tx_rst_4.value = 1
self.dut.qsfp2_rx_rst_1.value = 1
self.dut.qsfp2_tx_rst_1.value = 1
self.dut.qsfp2_rx_rst_2.value = 1
self.dut.qsfp2_tx_rst_2.value = 1
self.dut.qsfp2_rx_rst_3.value = 1
self.dut.qsfp2_tx_rst_3.value = 1
self.dut.qsfp2_rx_rst_4.value = 1
self.dut.qsfp2_tx_rst_4.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.phy_gmii_rst <= 0
self.dut.qsfp1_rx_rst_1 <= 0
self.dut.qsfp1_tx_rst_1 <= 0
self.dut.qsfp1_rx_rst_2 <= 0
self.dut.qsfp1_tx_rst_2 <= 0
self.dut.qsfp1_rx_rst_3 <= 0
self.dut.qsfp1_tx_rst_3 <= 0
self.dut.qsfp1_rx_rst_4 <= 0
self.dut.qsfp1_tx_rst_4 <= 0
self.dut.qsfp2_rx_rst_1 <= 0
self.dut.qsfp2_tx_rst_1 <= 0
self.dut.qsfp2_rx_rst_2 <= 0
self.dut.qsfp2_tx_rst_2 <= 0
self.dut.qsfp2_rx_rst_3 <= 0
self.dut.qsfp2_tx_rst_3 <= 0
self.dut.qsfp2_rx_rst_4 <= 0
self.dut.qsfp2_tx_rst_4 <= 0
self.dut.rst.value = 0
self.dut.phy_gmii_rst.value = 0
self.dut.qsfp1_rx_rst_1.value = 0
self.dut.qsfp1_tx_rst_1.value = 0
self.dut.qsfp1_rx_rst_2.value = 0
self.dut.qsfp1_tx_rst_2.value = 0
self.dut.qsfp1_rx_rst_3.value = 0
self.dut.qsfp1_tx_rst_3.value = 0
self.dut.qsfp1_rx_rst_4.value = 0
self.dut.qsfp1_tx_rst_4.value = 0
self.dut.qsfp2_rx_rst_1.value = 0
self.dut.qsfp2_tx_rst_1.value = 0
self.dut.qsfp2_rx_rst_2.value = 0
self.dut.qsfp2_tx_rst_2.value = 0
self.dut.qsfp2_rx_rst_3.value = 0
self.dut.qsfp2_tx_rst_3.value = 0
self.dut.qsfp2_rx_rst_4.value = 0
self.dut.qsfp2_tx_rst_4.value = 0
@cocotb.test()
@ -244,7 +244,7 @@ async def run_test(dut):
# insert tap
await RisingEdge(dut.clk)
dut.sw <= 0x8
dut.sw.value = 0x8
await RisingEdge(dut.clk)
payload = bytes([x % 256 for x in range(256)])
@ -287,7 +287,7 @@ async def run_test(dut):
# insert tap
await RisingEdge(dut.clk)
dut.sw <= 0xC
dut.sw.value = 0xC
await RisingEdge(dut.clk)
payload = bytes([x % 256 for x in range(256)])

68
example/VCU1525/fpga_10g/tb/fpga_core/test_fpga_core.py
View File

@ -113,44 +113,44 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.qsfp0_rx_rst_1 <= 1
self.dut.qsfp0_tx_rst_1 <= 1
self.dut.qsfp0_rx_rst_2 <= 1
self.dut.qsfp0_tx_rst_2 <= 1
self.dut.qsfp0_rx_rst_3 <= 1
self.dut.qsfp0_tx_rst_3 <= 1
self.dut.qsfp0_rx_rst_4 <= 1
self.dut.qsfp0_tx_rst_4 <= 1
self.dut.qsfp1_rx_rst_1 <= 1
self.dut.qsfp1_tx_rst_1 <= 1
self.dut.qsfp1_rx_rst_2 <= 1
self.dut.qsfp1_tx_rst_2 <= 1
self.dut.qsfp1_rx_rst_3 <= 1
self.dut.qsfp1_tx_rst_3 <= 1
self.dut.qsfp1_rx_rst_4 <= 1
self.dut.qsfp1_tx_rst_4 <= 1
self.dut.rst.value = 1
self.dut.qsfp0_rx_rst_1.value = 1
self.dut.qsfp0_tx_rst_1.value = 1
self.dut.qsfp0_rx_rst_2.value = 1
self.dut.qsfp0_tx_rst_2.value = 1
self.dut.qsfp0_rx_rst_3.value = 1
self.dut.qsfp0_tx_rst_3.value = 1
self.dut.qsfp0_rx_rst_4.value = 1
self.dut.qsfp0_tx_rst_4.value = 1
self.dut.qsfp1_rx_rst_1.value = 1
self.dut.qsfp1_tx_rst_1.value = 1
self.dut.qsfp1_rx_rst_2.value = 1
self.dut.qsfp1_tx_rst_2.value = 1
self.dut.qsfp1_rx_rst_3.value = 1
self.dut.qsfp1_tx_rst_3.value = 1
self.dut.qsfp1_rx_rst_4.value = 1
self.dut.qsfp1_tx_rst_4.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.qsfp0_rx_rst_1 <= 0
self.dut.qsfp0_tx_rst_1 <= 0
self.dut.qsfp0_rx_rst_2 <= 0
self.dut.qsfp0_tx_rst_2 <= 0
self.dut.qsfp0_rx_rst_3 <= 0
self.dut.qsfp0_tx_rst_3 <= 0
self.dut.qsfp0_rx_rst_4 <= 0
self.dut.qsfp0_tx_rst_4 <= 0
self.dut.qsfp1_rx_rst_1 <= 0
self.dut.qsfp1_tx_rst_1 <= 0
self.dut.qsfp1_rx_rst_2 <= 0
self.dut.qsfp1_tx_rst_2 <= 0
self.dut.qsfp1_rx_rst_3 <= 0
self.dut.qsfp1_tx_rst_3 <= 0
self.dut.qsfp1_rx_rst_4 <= 0
self.dut.qsfp1_tx_rst_4 <= 0
self.dut.rst.value = 0
self.dut.qsfp0_rx_rst_1.value = 0
self.dut.qsfp0_tx_rst_1.value = 0
self.dut.qsfp0_rx_rst_2.value = 0
self.dut.qsfp0_tx_rst_2.value = 0
self.dut.qsfp0_rx_rst_3.value = 0
self.dut.qsfp0_tx_rst_3.value = 0
self.dut.qsfp0_rx_rst_4.value = 0
self.dut.qsfp0_tx_rst_4.value = 0
self.dut.qsfp1_rx_rst_1.value = 0
self.dut.qsfp1_tx_rst_1.value = 0
self.dut.qsfp1_rx_rst_2.value = 0
self.dut.qsfp1_tx_rst_2.value = 0
self.dut.qsfp1_rx_rst_3.value = 0
self.dut.qsfp1_tx_rst_3.value = 0
self.dut.qsfp1_rx_rst_4.value = 0
self.dut.qsfp1_tx_rst_4.value = 0
@cocotb.test()

36
example/ZCU102/fpga/tb/fpga_core/test_fpga_core.py
View File

@ -92,28 +92,28 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.sfp0_rx_rst <= 1
self.dut.sfp0_tx_rst <= 1
self.dut.sfp1_rx_rst <= 1
self.dut.sfp1_tx_rst <= 1
self.dut.sfp2_rx_rst <= 1
self.dut.sfp2_tx_rst <= 1
self.dut.sfp3_rx_rst <= 1
self.dut.sfp3_tx_rst <= 1
self.dut.rst.value = 1
self.dut.sfp0_rx_rst.value = 1
self.dut.sfp0_tx_rst.value = 1
self.dut.sfp1_rx_rst.value = 1
self.dut.sfp1_tx_rst.value = 1
self.dut.sfp2_rx_rst.value = 1
self.dut.sfp2_tx_rst.value = 1
self.dut.sfp3_rx_rst.value = 1
self.dut.sfp3_tx_rst.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.sfp0_rx_rst <= 0
self.dut.sfp0_tx_rst <= 0
self.dut.sfp1_rx_rst <= 0
self.dut.sfp1_tx_rst <= 0
self.dut.sfp2_rx_rst <= 0
self.dut.sfp2_tx_rst <= 0
self.dut.sfp3_rx_rst <= 0
self.dut.sfp3_tx_rst <= 0
self.dut.rst.value = 0
self.dut.sfp0_rx_rst.value = 0
self.dut.sfp0_tx_rst.value = 0
self.dut.sfp1_rx_rst.value = 0
self.dut.sfp1_tx_rst.value = 0
self.dut.sfp2_rx_rst.value = 0
self.dut.sfp2_tx_rst.value = 0
self.dut.sfp3_rx_rst.value = 0
self.dut.sfp3_tx_rst.value = 0
@cocotb.test()

20
example/ZCU106/fpga/tb/fpga_core/test_fpga_core.py
View File

@ -78,20 +78,20 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.sfp0_rx_rst <= 1
self.dut.sfp0_tx_rst <= 1
self.dut.sfp1_rx_rst <= 1
self.dut.sfp1_tx_rst <= 1
self.dut.rst.value = 1
self.dut.sfp0_rx_rst.value = 1
self.dut.sfp0_tx_rst.value = 1
self.dut.sfp1_rx_rst.value = 1
self.dut.sfp1_tx_rst.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.sfp0_rx_rst <= 0
self.dut.sfp0_tx_rst <= 0
self.dut.sfp1_rx_rst <= 0
self.dut.sfp1_tx_rst <= 0
self.dut.rst.value = 0
self.dut.sfp0_rx_rst.value = 0
self.dut.sfp0_tx_rst.value = 0
self.dut.sfp1_rx_rst.value = 0
self.dut.sfp1_tx_rst.value = 0
@cocotb.test()

68
example/fb2CG/fpga_10g/tb/fpga_core/test_fpga_core.py
View File

@ -111,44 +111,44 @@ class TB:
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 1
self.dut.qsfp_0_rx_rst_0 <= 1
self.dut.qsfp_0_tx_rst_0 <= 1
self.dut.qsfp_0_rx_rst_1 <= 1
self.dut.qsfp_0_tx_rst_1 <= 1
self.dut.qsfp_0_rx_rst_2 <= 1
self.dut.qsfp_0_tx_rst_2 <= 1
self.dut.qsfp_0_rx_rst_3 <= 1
self.dut.qsfp_0_tx_rst_3 <= 1
self.dut.qsfp_1_rx_rst_0 <= 1
self.dut.qsfp_1_tx_rst_0 <= 1
self.dut.qsfp_1_rx_rst_1 <= 1
self.dut.qsfp_1_tx_rst_1 <= 1
self.dut.qsfp_1_rx_rst_2 <= 1
self.dut.qsfp_1_tx_rst_2 <= 1
self.dut.qsfp_1_rx_rst_3 <= 1
self.dut.qsfp_1_tx_rst_3 <= 1
self.dut.rst.value = 1
self.dut.qsfp_0_rx_rst_0.value = 1
self.dut.qsfp_0_tx_rst_0.value = 1
self.dut.qsfp_0_rx_rst_1.value = 1
self.dut.qsfp_0_tx_rst_1.value = 1
self.dut.qsfp_0_rx_rst_2.value = 1
self.dut.qsfp_0_tx_rst_2.value = 1
self.dut.qsfp_0_rx_rst_3.value = 1
self.dut.qsfp_0_tx_rst_3.value = 1
self.dut.qsfp_1_rx_rst_0.value = 1
self.dut.qsfp_1_tx_rst_0.value = 1
self.dut.qsfp_1_rx_rst_1.value = 1
self.dut.qsfp_1_tx_rst_1.value = 1
self.dut.qsfp_1_rx_rst_2.value = 1
self.dut.qsfp_1_tx_rst_2.value = 1
self.dut.qsfp_1_rx_rst_3.value = 1
self.dut.qsfp_1_tx_rst_3.value = 1
for k in range(10):
await RisingEdge(self.dut.clk)
self.dut.rst <= 0
self.dut.qsfp_0_rx_rst_0 <= 0
self.dut.qsfp_0_tx_rst_0 <= 0
self.dut.qsfp_0_rx_rst_1 <= 0
self.dut.qsfp_0_tx_rst_1 <= 0
self.dut.qsfp_0_rx_rst_2 <= 0
self.dut.qsfp_0_tx_rst_2 <= 0
self.dut.qsfp_0_rx_rst_3 <= 0
self.dut.qsfp_0_tx_rst_3 <= 0
self.dut.qsfp_1_rx_rst_0 <= 0
self.dut.qsfp_1_tx_rst_0 <= 0
self.dut.qsfp_1_rx_rst_1 <= 0
self.dut.qsfp_1_tx_rst_1 <= 0
self.dut.qsfp_1_rx_rst_2 <= 0
self.dut.qsfp_1_tx_rst_2 <= 0
self.dut.qsfp_1_rx_rst_3 <= 0
self.dut.qsfp_1_tx_rst_3 <= 0
self.dut.rst.value = 0
self.dut.qsfp_0_rx_rst_0.value = 0
self.dut.qsfp_0_tx_rst_0.value = 0
self.dut.qsfp_0_rx_rst_1.value = 0
self.dut.qsfp_0_tx_rst_1.value = 0
self.dut.qsfp_0_rx_rst_2.value = 0
self.dut.qsfp_0_tx_rst_2.value = 0
self.dut.qsfp_0_rx_rst_3.value = 0
self.dut.qsfp_0_tx_rst_3.value = 0
self.dut.qsfp_1_rx_rst_0.value = 0
self.dut.qsfp_1_tx_rst_0.value = 0
self.dut.qsfp_1_rx_rst_1.value = 0
self.dut.qsfp_1_tx_rst_1.value = 0
self.dut.qsfp_1_rx_rst_2.value = 0
self.dut.qsfp_1_tx_rst_2.value = 0
self.dut.qsfp_1_rx_rst_3.value = 0
self.dut.qsfp_1_tx_rst_3.value = 0
@cocotb.test()