diff --git a/example/ADM_PCIE_9V3/fpga/rtl/fpga.v b/example/ADM_PCIE_9V3/fpga/rtl/fpga.v
index d8c59a846..a4bcc4141 100644
--- a/example/ADM_PCIE_9V3/fpga/rtl/fpga.v
+++ b/example/ADM_PCIE_9V3/fpga/rtl/fpga.v
@@ -54,7 +54,7 @@ module fpga (
 parameter AXIS_PCIE_DATA_WIDTH = 512;
 parameter AXIS_PCIE_KEEP_WIDTH = (AXIS_PCIE_DATA_WIDTH/32);
 parameter AXIS_PCIE_RC_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 75 : 161;
-parameter AXIS_PCIE_RQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 60 : 137;
+parameter AXIS_PCIE_RQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 62 : 137;
 parameter AXIS_PCIE_CQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 85 : 183;
 parameter AXIS_PCIE_CC_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 33 : 81;
 parameter RC_STRADDLE = AXIS_PCIE_DATA_WIDTH >= 256;
diff --git a/example/AU200/fpga/rtl/fpga.v b/example/AU200/fpga/rtl/fpga.v
index 426b56c8c..6d267f5cb 100644
--- a/example/AU200/fpga/rtl/fpga.v
+++ b/example/AU200/fpga/rtl/fpga.v
@@ -53,7 +53,7 @@ module fpga (
 parameter AXIS_PCIE_DATA_WIDTH = 512;
 parameter AXIS_PCIE_KEEP_WIDTH = (AXIS_PCIE_DATA_WIDTH/32);
 parameter AXIS_PCIE_RC_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 75 : 161;
-parameter AXIS_PCIE_RQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 60 : 137;
+parameter AXIS_PCIE_RQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 62 : 137;
 parameter AXIS_PCIE_CQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 85 : 183;
 parameter AXIS_PCIE_CC_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 33 : 81;
 parameter RC_STRADDLE = AXIS_PCIE_DATA_WIDTH >= 256;
diff --git a/example/AU250/fpga/rtl/fpga.v b/example/AU250/fpga/rtl/fpga.v
index 426b56c8c..6d267f5cb 100644
--- a/example/AU250/fpga/rtl/fpga.v
+++ b/example/AU250/fpga/rtl/fpga.v
@@ -53,7 +53,7 @@ module fpga (
 parameter AXIS_PCIE_DATA_WIDTH = 512;
 parameter AXIS_PCIE_KEEP_WIDTH = (AXIS_PCIE_DATA_WIDTH/32);
 parameter AXIS_PCIE_RC_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 75 : 161;
-parameter AXIS_PCIE_RQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 60 : 137;
+parameter AXIS_PCIE_RQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 62 : 137;
 parameter AXIS_PCIE_CQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 85 : 183;
 parameter AXIS_PCIE_CC_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 33 : 81;
 parameter RC_STRADDLE = AXIS_PCIE_DATA_WIDTH >= 256;
diff --git a/example/AU280/fpga/rtl/fpga.v b/example/AU280/fpga/rtl/fpga.v
index 52ae618c2..1d9cc0c53 100644
--- a/example/AU280/fpga/rtl/fpga.v
+++ b/example/AU280/fpga/rtl/fpga.v
@@ -52,7 +52,7 @@ module fpga (
 parameter AXIS_PCIE_DATA_WIDTH = 512;
 parameter AXIS_PCIE_KEEP_WIDTH = (AXIS_PCIE_DATA_WIDTH/32);
 parameter AXIS_PCIE_RC_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 75 : 161;
-parameter AXIS_PCIE_RQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 60 : 137;
+parameter AXIS_PCIE_RQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 62 : 137;
 parameter AXIS_PCIE_CQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 85 : 183;
 parameter AXIS_PCIE_CC_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 33 : 81;
 parameter RC_STRADDLE = AXIS_PCIE_DATA_WIDTH >= 256;
diff --git a/example/AU50/fpga/rtl/fpga.v b/example/AU50/fpga/rtl/fpga.v
index f02aa7984..a45ddfb5c 100644
--- a/example/AU50/fpga/rtl/fpga.v
+++ b/example/AU50/fpga/rtl/fpga.v
@@ -55,7 +55,7 @@ module fpga (
 parameter AXIS_PCIE_DATA_WIDTH = 512;
 parameter AXIS_PCIE_KEEP_WIDTH = (AXIS_PCIE_DATA_WIDTH/32);
 parameter AXIS_PCIE_RC_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 75 : 161;
-parameter AXIS_PCIE_RQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 60 : 137;
+parameter AXIS_PCIE_RQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 62 : 137;
 parameter AXIS_PCIE_CQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 85 : 183;
 parameter AXIS_PCIE_CC_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 33 : 81;
 parameter RC_STRADDLE = AXIS_PCIE_DATA_WIDTH >= 256;
diff --git a/example/ExaNIC_X25/fpga/rtl/fpga.v b/example/ExaNIC_X25/fpga/rtl/fpga.v
index 30463f830..c59f38be4 100644
--- a/example/ExaNIC_X25/fpga/rtl/fpga.v
+++ b/example/ExaNIC_X25/fpga/rtl/fpga.v
@@ -54,7 +54,7 @@ module fpga (
 parameter AXIS_PCIE_DATA_WIDTH = 256;
 parameter AXIS_PCIE_KEEP_WIDTH = (AXIS_PCIE_DATA_WIDTH/32);
 parameter AXIS_PCIE_RC_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 75 : 161;
-parameter AXIS_PCIE_RQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 60 : 137;
+parameter AXIS_PCIE_RQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 62 : 137;
 parameter AXIS_PCIE_CQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 85 : 183;
 parameter AXIS_PCIE_CC_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 33 : 81;
 parameter RC_STRADDLE = AXIS_PCIE_DATA_WIDTH >= 256;
diff --git a/example/VCU118/fpga/rtl/fpga.v b/example/VCU118/fpga/rtl/fpga.v
index eceb81788..86a746ce9 100644
--- a/example/VCU118/fpga/rtl/fpga.v
+++ b/example/VCU118/fpga/rtl/fpga.v
@@ -58,7 +58,7 @@ module fpga (
 parameter AXIS_PCIE_DATA_WIDTH = 512;
 parameter AXIS_PCIE_KEEP_WIDTH = (AXIS_PCIE_DATA_WIDTH/32);
 parameter AXIS_PCIE_RC_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 75 : 161;
-parameter AXIS_PCIE_RQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 60 : 137;
+parameter AXIS_PCIE_RQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 62 : 137;
 parameter AXIS_PCIE_CQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 85 : 183;
 parameter AXIS_PCIE_CC_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 33 : 81;
 parameter RC_STRADDLE = AXIS_PCIE_DATA_WIDTH >= 256;
diff --git a/example/VCU1525/fpga/rtl/fpga.v b/example/VCU1525/fpga/rtl/fpga.v
index 426b56c8c..6d267f5cb 100644
--- a/example/VCU1525/fpga/rtl/fpga.v
+++ b/example/VCU1525/fpga/rtl/fpga.v
@@ -53,7 +53,7 @@ module fpga (
 parameter AXIS_PCIE_DATA_WIDTH = 512;
 parameter AXIS_PCIE_KEEP_WIDTH = (AXIS_PCIE_DATA_WIDTH/32);
 parameter AXIS_PCIE_RC_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 75 : 161;
-parameter AXIS_PCIE_RQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 60 : 137;
+parameter AXIS_PCIE_RQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 62 : 137;
 parameter AXIS_PCIE_CQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 85 : 183;
 parameter AXIS_PCIE_CC_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 33 : 81;
 parameter RC_STRADDLE = AXIS_PCIE_DATA_WIDTH >= 256;
diff --git a/example/ZCU106/fpga/rtl/fpga.v b/example/ZCU106/fpga/rtl/fpga.v
index 6e9f9e77d..038c1125c 100644
--- a/example/ZCU106/fpga/rtl/fpga.v
+++ b/example/ZCU106/fpga/rtl/fpga.v
@@ -58,7 +58,7 @@ module fpga (
 parameter AXIS_PCIE_DATA_WIDTH = 128;
 parameter AXIS_PCIE_KEEP_WIDTH = (AXIS_PCIE_DATA_WIDTH/32);
 parameter AXIS_PCIE_RC_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 75 : 161;
-parameter AXIS_PCIE_RQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 60 : 137;
+parameter AXIS_PCIE_RQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 62 : 137;
 parameter AXIS_PCIE_CQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 85 : 183;
 parameter AXIS_PCIE_CC_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 33 : 81;
 parameter RC_STRADDLE = AXIS_PCIE_DATA_WIDTH >= 256;
diff --git a/example/fb2CG/fpga/rtl/fpga.v b/example/fb2CG/fpga/rtl/fpga.v
index 78db5d5e9..04ed89ded 100644
--- a/example/fb2CG/fpga/rtl/fpga.v
+++ b/example/fb2CG/fpga/rtl/fpga.v
@@ -56,7 +56,7 @@ module fpga (
 parameter AXIS_PCIE_DATA_WIDTH = 512;
 parameter AXIS_PCIE_KEEP_WIDTH = (AXIS_PCIE_DATA_WIDTH/32);
 parameter AXIS_PCIE_RC_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 75 : 161;
-parameter AXIS_PCIE_RQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 60 : 137;
+parameter AXIS_PCIE_RQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 62 : 137;
 parameter AXIS_PCIE_CQ_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 85 : 183;
 parameter AXIS_PCIE_CC_USER_WIDTH = AXIS_PCIE_DATA_WIDTH < 512 ? 33 : 81;
 parameter RC_STRADDLE = AXIS_PCIE_DATA_WIDTH >= 256;