Route PCIe user reset through BUFG

fpga/mqnic/ADM_PCIE_9V3/fpga_100g/rtl/fpga.v

@@ -715,7 +715,11 @@ always @(posedge pcie_user_clk) begin
     pcie_user_reset_reg_2 <= pcie_user_reset_reg_1;
 end
 
-assign pcie_user_reset = pcie_user_reset_reg_2;
+BUFG
+pcie_user_reset_bufg_inst (
+    .I(pcie_user_reset_reg_2),
+    .O(pcie_user_reset)
+);
 
 // ila_0 ila_rq (
 //     .clk(pcie_user_clk),

fpga/mqnic/ADM_PCIE_9V3/fpga_25g/rtl/fpga.v

@@ -723,7 +723,11 @@ always @(posedge pcie_user_clk) begin
     pcie_user_reset_reg_2 <= pcie_user_reset_reg_1;
 end
 
-assign pcie_user_reset = pcie_user_reset_reg_2;
+BUFG
+pcie_user_reset_bufg_inst (
+    .I(pcie_user_reset_reg_2),
+    .O(pcie_user_reset)
+);
 
 // ila_0 ila_rq (
 //     .clk(pcie_user_clk),

fpga/mqnic/AU200/fpga_100g/rtl/fpga.v

@@ -865,7 +865,11 @@ always @(posedge pcie_user_clk) begin
     pcie_user_reset_reg_2 <= pcie_user_reset_reg_1;
 end
 
-assign pcie_user_reset = pcie_user_reset_reg_2;
+BUFG
+pcie_user_reset_bufg_inst (
+    .I(pcie_user_reset_reg_2),
+    .O(pcie_user_reset)
+);
 
 pcie4_uscale_plus_0
 pcie4_uscale_plus_inst (

fpga/mqnic/AU200/fpga_25g/rtl/fpga.v

@@ -873,7 +873,11 @@ always @(posedge pcie_user_clk) begin
     pcie_user_reset_reg_2 <= pcie_user_reset_reg_1;
 end
 
-assign pcie_user_reset = pcie_user_reset_reg_2;
+BUFG
+pcie_user_reset_bufg_inst (
+    .I(pcie_user_reset_reg_2),
+    .O(pcie_user_reset)
+);
 
 pcie4_uscale_plus_0
 pcie4_uscale_plus_inst (

fpga/mqnic/AU250/fpga_100g/rtl/fpga.v

@@ -865,7 +865,11 @@ always @(posedge pcie_user_clk) begin
     pcie_user_reset_reg_2 <= pcie_user_reset_reg_1;
 end
 
-assign pcie_user_reset = pcie_user_reset_reg_2;
+BUFG
+pcie_user_reset_bufg_inst (
+    .I(pcie_user_reset_reg_2),
+    .O(pcie_user_reset)
+);
 
 pcie4_uscale_plus_0
 pcie4_uscale_plus_inst (

fpga/mqnic/AU250/fpga_25g/rtl/fpga.v

@@ -873,7 +873,11 @@ always @(posedge pcie_user_clk) begin
     pcie_user_reset_reg_2 <= pcie_user_reset_reg_1;
 end
 
-assign pcie_user_reset = pcie_user_reset_reg_2;
+BUFG
+pcie_user_reset_bufg_inst (
+    .I(pcie_user_reset_reg_2),
+    .O(pcie_user_reset)
+);
 
 pcie4_uscale_plus_0
 pcie4_uscale_plus_inst (

fpga/mqnic/AU280/fpga_100g/rtl/fpga.v

@@ -754,7 +754,11 @@ always @(posedge pcie_user_clk) begin
     pcie_user_reset_reg_2 <= pcie_user_reset_reg_1;
 end
 
-assign pcie_user_reset = pcie_user_reset_reg_2;
+BUFG
+pcie_user_reset_bufg_inst (
+    .I(pcie_user_reset_reg_2),
+    .O(pcie_user_reset)
+);
 
 pcie4c_uscale_plus_0
 pcie4c_uscale_plus_inst (

fpga/mqnic/AU280/fpga_25g/rtl/fpga.v

@@ -762,7 +762,11 @@ always @(posedge pcie_user_clk) begin
     pcie_user_reset_reg_2 <= pcie_user_reset_reg_1;
 end
 
-assign pcie_user_reset = pcie_user_reset_reg_2;
+BUFG
+pcie_user_reset_bufg_inst (
+    .I(pcie_user_reset_reg_2),
+    .O(pcie_user_reset)
+);
 
 pcie4c_uscale_plus_0
 pcie4c_uscale_plus_inst (

fpga/mqnic/AU50/fpga_100g/rtl/fpga.v

@@ -732,7 +732,11 @@ always @(posedge pcie_user_clk) begin
     pcie_user_reset_reg_2 <= pcie_user_reset_reg_1;
 end
 
-assign pcie_user_reset = pcie_user_reset_reg_2;
+BUFG
+pcie_user_reset_bufg_inst (
+    .I(pcie_user_reset_reg_2),
+    .O(pcie_user_reset)
+);
 
 pcie4c_uscale_plus_0
 pcie4c_uscale_plus_inst (

fpga/mqnic/AU50/fpga_25g/rtl/fpga.v

@@ -743,7 +743,11 @@ always @(posedge pcie_user_clk) begin
     pcie_user_reset_reg_2 <= pcie_user_reset_reg_1;
 end
 
-assign pcie_user_reset = pcie_user_reset_reg_2;
+BUFG
+pcie_user_reset_bufg_inst (
+    .I(pcie_user_reset_reg_2),
+    .O(pcie_user_reset)
+);
 
 pcie4c_uscale_plus_0
 pcie4c_uscale_plus_inst (

fpga/mqnic/ExaNIC_X10/fpga/rtl/fpga.v

@@ -688,7 +688,11 @@ always @(posedge pcie_user_clk) begin
     pcie_user_reset_reg_2 <= pcie_user_reset_reg_1;
 end
 
-assign pcie_user_reset = pcie_user_reset_reg_2;
+BUFG
+pcie_user_reset_bufg_inst (
+    .I(pcie_user_reset_reg_2),
+    .O(pcie_user_reset)
+);
 
 pcie3_ultrascale_0
 pcie3_ultrascale_inst (

fpga/mqnic/ExaNIC_X25/fpga_25g/rtl/fpga.v

@@ -675,7 +675,11 @@ always @(posedge pcie_user_clk) begin
     pcie_user_reset_reg_2 <= pcie_user_reset_reg_1;
 end
 
-assign pcie_user_reset = pcie_user_reset_reg_2;
+BUFG
+pcie_user_reset_bufg_inst (
+    .I(pcie_user_reset_reg_2),
+    .O(pcie_user_reset)
+);
 
 // ila_0 ila_rq (
 //     .clk(pcie_user_clk),

fpga/mqnic/NetFPGA_SUME/fpga/rtl/fpga.v

@@ -781,7 +781,11 @@ always @(posedge pcie_user_clk) begin
     pcie_user_reset_reg_2 <= pcie_user_reset_reg_1;
 end
 
-assign pcie_user_reset = pcie_user_reset_reg_2;
+BUFG
+pcie_user_reset_bufg_inst (
+    .I(pcie_user_reset_reg_2),
+    .O(pcie_user_reset)
+);
 
 pcie3_7x_0
 pcie3_7x_inst (

fpga/mqnic/VCU108/fpga_10g/rtl/fpga.v

@@ -717,7 +717,11 @@ always @(posedge pcie_user_clk) begin
     pcie_user_reset_reg_2 <= pcie_user_reset_reg_1;
 end
 
-assign pcie_user_reset = pcie_user_reset_reg_2;
+BUFG
+pcie_user_reset_bufg_inst (
+    .I(pcie_user_reset_reg_2),
+    .O(pcie_user_reset)
+);
 
 pcie3_ultrascale_0
 pcie3_ultrascale_inst (

fpga/mqnic/VCU118/fpga_100g/rtl/fpga.v

@@ -734,7 +734,11 @@ always @(posedge pcie_user_clk) begin
     pcie_user_reset_reg_2 <= pcie_user_reset_reg_1;
 end
 
-assign pcie_user_reset = pcie_user_reset_reg_2;
+BUFG
+pcie_user_reset_bufg_inst (
+    .I(pcie_user_reset_reg_2),
+    .O(pcie_user_reset)
+);
 
 pcie4_uscale_plus_0
 pcie4_uscale_plus_inst (

fpga/mqnic/VCU118/fpga_25g/rtl/fpga.v

@@ -738,7 +738,11 @@ always @(posedge pcie_user_clk) begin
     pcie_user_reset_reg_2 <= pcie_user_reset_reg_1;
 end
 
-assign pcie_user_reset = pcie_user_reset_reg_2;
+BUFG
+pcie_user_reset_bufg_inst (
+    .I(pcie_user_reset_reg_2),
+    .O(pcie_user_reset)
+);
 
 pcie4_uscale_plus_0
 pcie4_uscale_plus_inst (

fpga/mqnic/VCU1525/fpga_100g/rtl/fpga.v

@@ -714,7 +714,11 @@ always @(posedge pcie_user_clk) begin
     pcie_user_reset_reg_2 <= pcie_user_reset_reg_1;
 end
 
-assign pcie_user_reset = pcie_user_reset_reg_2;
+BUFG
+pcie_user_reset_bufg_inst (
+    .I(pcie_user_reset_reg_2),
+    .O(pcie_user_reset)
+);
 
 pcie4_uscale_plus_0
 pcie4_uscale_plus_inst (

fpga/mqnic/VCU1525/fpga_25g/rtl/fpga.v

@@ -718,7 +718,11 @@ always @(posedge pcie_user_clk) begin
     pcie_user_reset_reg_2 <= pcie_user_reset_reg_1;
 end
 
-assign pcie_user_reset = pcie_user_reset_reg_2;
+BUFG
+pcie_user_reset_bufg_inst (
+    .I(pcie_user_reset_reg_2),
+    .O(pcie_user_reset)
+);
 
 pcie4_uscale_plus_0
 pcie4_uscale_plus_inst (

fpga/mqnic/ZCU106/fpga_pcie/rtl/fpga.v

@@ -503,7 +503,11 @@ always @(posedge pcie_user_clk) begin
     pcie_user_reset_reg_2 <= pcie_user_reset_reg_1;
 end
 
-assign pcie_user_reset = pcie_user_reset_reg_2;
+BUFG
+pcie_user_reset_bufg_inst (
+    .I(pcie_user_reset_reg_2),
+    .O(pcie_user_reset)
+);
 
 pcie4_uscale_plus_0
 pcie4_uscale_plus_inst (

fpga/mqnic/fb2CG/fpga_100g/rtl/fpga.v

@@ -736,7 +736,11 @@ always @(posedge pcie_user_clk) begin
     pcie_user_reset_reg_2 <= pcie_user_reset_reg_1;
 end
 
-assign pcie_user_reset = pcie_user_reset_reg_2;
+BUFG
+pcie_user_reset_bufg_inst (
+    .I(pcie_user_reset_reg_2),
+    .O(pcie_user_reset)
+);
 
 // ila_0 ila_rq (
 //     .clk(pcie_user_clk),

fpga/mqnic/fb2CG/fpga_25g/rtl/fpga.v

@@ -740,7 +740,11 @@ always @(posedge pcie_user_clk) begin
     pcie_user_reset_reg_2 <= pcie_user_reset_reg_1;
 end
 
-assign pcie_user_reset = pcie_user_reset_reg_2;
+BUFG
+pcie_user_reset_bufg_inst (
+    .I(pcie_user_reset_reg_2),
+    .O(pcie_user_reset)
+);
 
 // ila_0 ila_rq (
 //     .clk(pcie_user_clk),