mirror of
https://github.com/aolofsson/oh.git
synced 2025-01-30 02:32:53 +08:00
27 lines
470 B
Verilog
27 lines
470 B
Verilog
module oh_crc (/*AUTOARG*/
|
|
// Outputs
|
|
out,
|
|
// Inputs
|
|
clk, nreset, en, in
|
|
);
|
|
|
|
//###############################################################
|
|
//# Interface
|
|
//###############################################################
|
|
|
|
parameter DW = 64;
|
|
parameter TYPE = "CRC1";
|
|
|
|
input clk;
|
|
input nreset;
|
|
input en;
|
|
input [DW-1:0] in;
|
|
output [DW-1:0] out;
|
|
|
|
|
|
endmodule // oh_crc
|
|
|
|
|
|
|
|
|