mirror of
https://github.com/aolofsson/oh.git
synced 2025-01-30 02:32:53 +08:00
17 lines
499 B
Verilog
17 lines
499 B
Verilog
//#############################################################################
|
|
//# Function: 2-Input And Gate #
|
|
//# Copyright: OH Project Authors. All rights Reserved. #
|
|
//# License: MIT (see LICENSE file in OH repository) #
|
|
//#############################################################################
|
|
|
|
module asic_and2
|
|
(
|
|
input a,
|
|
input b,
|
|
output z
|
|
);
|
|
|
|
assign z = a & b;
|
|
|
|
endmodule
|