mirror of
https://github.com/aolofsson/oh.git
synced 2025-02-07 06:44:09 +08:00
19 lines
541 B
Verilog
19 lines
541 B
Verilog
//#############################################################################
|
|
//# Function: 4-Input Exclusive-Or Gate #
|
|
//# Copyright: OH Project Authors. ALl rights Reserved. #
|
|
//# License: MIT (see LICENSE file in OH repository) #
|
|
//#############################################################################
|
|
|
|
module asic_xor4
|
|
(
|
|
input a,
|
|
input b,
|
|
input c,
|
|
input d,
|
|
output z
|
|
);
|
|
|
|
assign z = a ^ b ^ c ^ d;
|
|
|
|
endmodule
|