1
0
mirror of https://github.com/aolofsson/oh.git synced 2025-01-30 02:32:53 +08:00
oh/stdcells/hdl/oh_or4.v
2021-05-24 19:05:20 -04:00

20 lines
706 B
Verilog

//#############################################################################
//# Function: 4 Input Or Gate #
//# #
//# Copyright: OH Project Authors. All rights Reserved. #
//# License: MIT (see LICENSE file in OH repository) #
//#############################################################################
module oh_or4 #(parameter DW = 1 ) // array width
(
input [DW-1:0] a,
input [DW-1:0] b,
input [DW-1:0] c,
input [DW-1:0] d,
output [DW-1:0] z
);
assign z = a | b | c | d;
endmodule