mirror of
https://github.com/aolofsson/oh.git
synced 2025-01-30 02:32:53 +08:00
9e41b55f22
-Can be used to select between different cells (like sizes) that have the exact same logical function
18 lines
735 B
Verilog
18 lines
735 B
Verilog
//#############################################################################
|
|
//# Function: Power supply header switch #
|
|
//#############################################################################
|
|
//# Author: Andreas Olofsson #
|
|
//# License: MIT (see LICENSE file in OH! repository) #
|
|
//#############################################################################
|
|
|
|
module asic_header #(parameter PROP = "DEFAULT") (
|
|
input sleep, // 1 = disabled vdd
|
|
input vddin, // input supply
|
|
output vddout // gated output supply
|
|
);
|
|
|
|
// Primitive Device
|
|
pmos m0 (vddout, vssin, sleep); //d,s,g
|
|
|
|
endmodule
|