FPGA/verilog-ethernet
1
0
Fork 0
mirror of https://github.com/alexforencich/verilog-ethernet.git synced 2025-01-28 07:03:08 +08:00
Code Issues Projects Releases Wiki Activity

Decouple transmit PTP tag enable and transmit PTP timestamp enable

Browse Source
This commit is contained in:
Alex Forencich 2019-06-09 22:03:24 -07:00
parent 20bb430ae9
commit 6eff2f0030
24 changed files with 56 additions and 56 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

8
rtl/axis_baser_tx_64.v
View File

@ -41,9 +41,9 @@ module axis_baser_tx_64 #
parameter PTP_PERIOD_FNS = 16'h6666, parameter PTP_PERIOD_FNS = 16'h6666,
parameter PTP_TS_ENABLE = 0, parameter PTP_TS_ENABLE = 0,
parameter PTP_TS_WIDTH = 96, parameter PTP_TS_WIDTH = 96,
parameter PTP_TAG_ENABLE = 0, parameter PTP_TAG_ENABLE = PTP_TS_ENABLE,
parameter PTP_TAG_WIDTH = 16, parameter PTP_TAG_WIDTH = 16,
parameter USER_WIDTH = (PTP_TS_ENABLE && PTP_TAG_ENABLE ? PTP_TAG_WIDTH : 0) + 1 parameter USER_WIDTH = (PTP_TAG_ENABLE ? PTP_TAG_WIDTH : 0) + 1
) )
( (
input wire clk, input wire clk,
@ -238,8 +238,8 @@ assign encoded_tx_data = encoded_tx_data_reg;
assign encoded_tx_hdr = encoded_tx_hdr_reg; assign encoded_tx_hdr = encoded_tx_hdr_reg;
assign m_axis_ptp_ts = PTP_TS_ENABLE ? m_axis_ptp_ts_reg : 0; assign m_axis_ptp_ts = PTP_TS_ENABLE ? m_axis_ptp_ts_reg : 0;
assign m_axis_ptp_ts_tag = PTP_TS_ENABLE && PTP_TAG_ENABLE ? m_axis_ptp_ts_tag_reg : 0; assign m_axis_ptp_ts_tag = PTP_TAG_ENABLE ? m_axis_ptp_ts_tag_reg : 0;
assign m_axis_ptp_ts_valid = PTP_TS_ENABLE ? m_axis_ptp_ts_valid_reg : 1'b0; assign m_axis_ptp_ts_valid = PTP_TS_ENABLE || PTP_TAG_ENABLE ? m_axis_ptp_ts_valid_reg : 1'b0;
assign start_packet = start_packet_reg; assign start_packet = start_packet_reg;
assign error_underflow = error_underflow_reg; assign error_underflow = error_underflow_reg;

8
rtl/axis_gmii_tx.v
View File

@ -36,9 +36,9 @@ module axis_gmii_tx #
parameter MIN_FRAME_LENGTH = 64, parameter MIN_FRAME_LENGTH = 64,
parameter PTP_TS_ENABLE = 0, parameter PTP_TS_ENABLE = 0,
parameter PTP_TS_WIDTH = 96, parameter PTP_TS_WIDTH = 96,
parameter PTP_TAG_ENABLE = 0, parameter PTP_TAG_ENABLE = PTP_TS_ENABLE,
parameter PTP_TAG_WIDTH = 16, parameter PTP_TAG_WIDTH = 16,
parameter USER_WIDTH = (PTP_TS_ENABLE && PTP_TAG_ENABLE ? PTP_TAG_WIDTH : 0) + 1 parameter USER_WIDTH = (PTP_TAG_ENABLE ? PTP_TAG_WIDTH : 0) + 1
) )
( (
input wire clk, input wire clk,
@ -144,8 +144,8 @@ assign gmii_tx_en = gmii_tx_en_reg;
assign gmii_tx_er = gmii_tx_er_reg; assign gmii_tx_er = gmii_tx_er_reg;
assign m_axis_ptp_ts = PTP_TS_ENABLE ? m_axis_ptp_ts_reg : 0; assign m_axis_ptp_ts = PTP_TS_ENABLE ? m_axis_ptp_ts_reg : 0;
assign m_axis_ptp_ts_tag = PTP_TS_ENABLE && PTP_TAG_ENABLE ? m_axis_ptp_ts_tag_reg : 0; assign m_axis_ptp_ts_tag = PTP_TAG_ENABLE ? m_axis_ptp_ts_tag_reg : 0;
assign m_axis_ptp_ts_valid = PTP_TS_ENABLE ? m_axis_ptp_ts_valid_reg : 1'b0; assign m_axis_ptp_ts_valid = PTP_TS_ENABLE || PTP_TAG_ENABLE ? m_axis_ptp_ts_valid_reg : 1'b0;
assign start_packet = start_packet_reg; assign start_packet = start_packet_reg;
assign error_underflow = error_underflow_reg; assign error_underflow = error_underflow_reg;

8
rtl/axis_xgmii_tx_32.v
View File

@ -39,9 +39,9 @@ module axis_xgmii_tx_32 #
parameter MIN_FRAME_LENGTH = 64, parameter MIN_FRAME_LENGTH = 64,
parameter PTP_TS_ENABLE = 0, parameter PTP_TS_ENABLE = 0,
parameter PTP_TS_WIDTH = 96, parameter PTP_TS_WIDTH = 96,
parameter PTP_TAG_ENABLE = 0, parameter PTP_TAG_ENABLE = PTP_TS_ENABLE,
parameter PTP_TAG_WIDTH = 16, parameter PTP_TAG_WIDTH = 16,
parameter USER_WIDTH = (PTP_TS_ENABLE && PTP_TAG_ENABLE ? PTP_TAG_WIDTH : 0) + 1 parameter USER_WIDTH = (PTP_TAG_ENABLE ? PTP_TAG_WIDTH : 0) + 1
) )
( (
input wire clk, input wire clk,
@ -171,8 +171,8 @@ assign xgmii_txd = xgmii_txd_reg;
assign xgmii_txc = xgmii_txc_reg; assign xgmii_txc = xgmii_txc_reg;
assign m_axis_ptp_ts = PTP_TS_ENABLE ? m_axis_ptp_ts_reg : 0; assign m_axis_ptp_ts = PTP_TS_ENABLE ? m_axis_ptp_ts_reg : 0;
assign m_axis_ptp_ts_tag = PTP_TS_ENABLE && PTP_TAG_ENABLE ? m_axis_ptp_ts_tag_reg : 0; assign m_axis_ptp_ts_tag = PTP_TAG_ENABLE ? m_axis_ptp_ts_tag_reg : 0;
assign m_axis_ptp_ts_valid = PTP_TS_ENABLE ? m_axis_ptp_ts_valid_reg : 1'b0; assign m_axis_ptp_ts_valid = PTP_TS_ENABLE || PTP_TAG_ENABLE ? m_axis_ptp_ts_valid_reg : 1'b0;
assign start_packet = start_packet_reg; assign start_packet = start_packet_reg;
assign error_underflow = error_underflow_reg; assign error_underflow = error_underflow_reg;

8
rtl/axis_xgmii_tx_64.v
View File

@ -41,9 +41,9 @@ module axis_xgmii_tx_64 #
parameter PTP_PERIOD_FNS = 16'h6666, parameter PTP_PERIOD_FNS = 16'h6666,
parameter PTP_TS_ENABLE = 0, parameter PTP_TS_ENABLE = 0,
parameter PTP_TS_WIDTH = 96, parameter PTP_TS_WIDTH = 96,
parameter PTP_TAG_ENABLE = 0, parameter PTP_TAG_ENABLE = PTP_TS_ENABLE,
parameter PTP_TAG_WIDTH = 16, parameter PTP_TAG_WIDTH = 16,
parameter USER_WIDTH = (PTP_TS_ENABLE && PTP_TAG_ENABLE ? PTP_TAG_WIDTH : 0) + 1 parameter USER_WIDTH = (PTP_TAG_ENABLE ? PTP_TAG_WIDTH : 0) + 1
) )
( (
input wire clk, input wire clk,
@ -183,8 +183,8 @@ assign xgmii_txd = xgmii_txd_reg;
assign xgmii_txc = xgmii_txc_reg; assign xgmii_txc = xgmii_txc_reg;
assign m_axis_ptp_ts = PTP_TS_ENABLE ? m_axis_ptp_ts_reg : 0; assign m_axis_ptp_ts = PTP_TS_ENABLE ? m_axis_ptp_ts_reg : 0;
assign m_axis_ptp_ts_tag = PTP_TS_ENABLE && PTP_TAG_ENABLE ? m_axis_ptp_ts_tag_reg : 0; assign m_axis_ptp_ts_tag = PTP_TAG_ENABLE ? m_axis_ptp_ts_tag_reg : 0;
assign m_axis_ptp_ts_valid = PTP_TS_ENABLE ? m_axis_ptp_ts_valid_reg : 1'b0; assign m_axis_ptp_ts_valid = PTP_TS_ENABLE || PTP_TAG_ENABLE ? m_axis_ptp_ts_valid_reg : 1'b0;
assign start_packet = start_packet_reg; assign start_packet = start_packet_reg;
assign error_underflow = error_underflow_reg; assign error_underflow = error_underflow_reg;

4
rtl/eth_mac_10g.v
View File

@ -41,11 +41,11 @@ module eth_mac_10g #
parameter PTP_PERIOD_FNS = 16'h6666, parameter PTP_PERIOD_FNS = 16'h6666,
parameter TX_PTP_TS_ENABLE = 0, parameter TX_PTP_TS_ENABLE = 0,
parameter TX_PTP_TS_WIDTH = 96, parameter TX_PTP_TS_WIDTH = 96,
parameter TX_PTP_TAG_ENABLE = 0, parameter TX_PTP_TAG_ENABLE = TX_PTP_TS_ENABLE,
parameter TX_PTP_TAG_WIDTH = 16, parameter TX_PTP_TAG_WIDTH = 16,
parameter RX_PTP_TS_ENABLE = 0, parameter RX_PTP_TS_ENABLE = 0,
parameter RX_PTP_TS_WIDTH = 96, parameter RX_PTP_TS_WIDTH = 96,
parameter TX_USER_WIDTH = (TX_PTP_TS_ENABLE && TX_PTP_TAG_ENABLE ? TX_PTP_TAG_WIDTH : 0) + 1, parameter TX_USER_WIDTH = (TX_PTP_TAG_ENABLE ? TX_PTP_TAG_WIDTH : 0) + 1,
parameter RX_USER_WIDTH = (RX_PTP_TS_ENABLE ? RX_PTP_TS_WIDTH : 0) + 1 parameter RX_USER_WIDTH = (RX_PTP_TS_ENABLE ? RX_PTP_TS_WIDTH : 0) + 1
) )
( (

4
rtl/eth_mac_1g.v
View File

@ -36,11 +36,11 @@ module eth_mac_1g #
parameter MIN_FRAME_LENGTH = 64, parameter MIN_FRAME_LENGTH = 64,
parameter TX_PTP_TS_ENABLE = 0, parameter TX_PTP_TS_ENABLE = 0,
parameter TX_PTP_TS_WIDTH = 96, parameter TX_PTP_TS_WIDTH = 96,
parameter TX_PTP_TAG_ENABLE = 0, parameter TX_PTP_TAG_ENABLE = TX_PTP_TS_ENABLE,
parameter TX_PTP_TAG_WIDTH = 16, parameter TX_PTP_TAG_WIDTH = 16,
parameter RX_PTP_TS_ENABLE = 0, parameter RX_PTP_TS_ENABLE = 0,
parameter RX_PTP_TS_WIDTH = 96, parameter RX_PTP_TS_WIDTH = 96,
parameter TX_USER_WIDTH = (TX_PTP_TS_ENABLE && TX_PTP_TAG_ENABLE ? TX_PTP_TAG_WIDTH : 0) + 1, parameter TX_USER_WIDTH = (TX_PTP_TAG_ENABLE ? TX_PTP_TAG_WIDTH : 0) + 1,
parameter RX_USER_WIDTH = (RX_PTP_TS_ENABLE ? RX_PTP_TS_WIDTH : 0) + 1 parameter RX_USER_WIDTH = (RX_PTP_TS_ENABLE ? RX_PTP_TS_WIDTH : 0) + 1
) )
( (

4
rtl/eth_mac_phy_10g.v
View File

@ -42,11 +42,11 @@ module eth_mac_phy_10g #
parameter PTP_PERIOD_FNS = 16'h6666, parameter PTP_PERIOD_FNS = 16'h6666,
parameter TX_PTP_TS_ENABLE = 0, parameter TX_PTP_TS_ENABLE = 0,
parameter TX_PTP_TS_WIDTH = 96, parameter TX_PTP_TS_WIDTH = 96,
parameter TX_PTP_TAG_ENABLE = 0, parameter TX_PTP_TAG_ENABLE = TX_PTP_TS_ENABLE,
parameter TX_PTP_TAG_WIDTH = 16, parameter TX_PTP_TAG_WIDTH = 16,
parameter RX_PTP_TS_ENABLE = 0, parameter RX_PTP_TS_ENABLE = 0,
parameter RX_PTP_TS_WIDTH = 96, parameter RX_PTP_TS_WIDTH = 96,
parameter TX_USER_WIDTH = (TX_PTP_TS_ENABLE && TX_PTP_TAG_ENABLE ? TX_PTP_TAG_WIDTH : 0) + 1, parameter TX_USER_WIDTH = (TX_PTP_TAG_ENABLE ? TX_PTP_TAG_WIDTH : 0) + 1,
parameter RX_USER_WIDTH = (RX_PTP_TS_ENABLE ? RX_PTP_TS_WIDTH : 0) + 1, parameter RX_USER_WIDTH = (RX_PTP_TS_ENABLE ? RX_PTP_TS_WIDTH : 0) + 1,
parameter BIT_REVERSE = 0, parameter BIT_REVERSE = 0,
parameter SCRAMBLER_DISABLE = 0, parameter SCRAMBLER_DISABLE = 0,

4
rtl/eth_mac_phy_10g_tx.v
View File

@ -42,9 +42,9 @@ module eth_mac_phy_10g_tx #
parameter PTP_PERIOD_FNS = 16'h6666, parameter PTP_PERIOD_FNS = 16'h6666,
parameter PTP_TS_ENABLE = 0, parameter PTP_TS_ENABLE = 0,
parameter PTP_TS_WIDTH = 96, parameter PTP_TS_WIDTH = 96,
parameter PTP_TAG_ENABLE = 0, parameter PTP_TAG_ENABLE = PTP_TS_ENABLE,
parameter PTP_TAG_WIDTH = 16, parameter PTP_TAG_WIDTH = 16,
parameter USER_WIDTH = (PTP_TS_ENABLE && PTP_TAG_ENABLE ? PTP_TAG_WIDTH : 0) + 1, parameter USER_WIDTH = (PTP_TAG_ENABLE ? PTP_TAG_WIDTH : 0) + 1,
parameter BIT_REVERSE = 0, parameter BIT_REVERSE = 0,
parameter SCRAMBLER_DISABLE = 0, parameter SCRAMBLER_DISABLE = 0,
parameter PRBS31_ENABLE = 0 parameter PRBS31_ENABLE = 0

4
tb/test_axis_baser_tx_64.py
View File

@ -56,9 +56,9 @@ def bench():
PTP_PERIOD_FNS = 0x6666 PTP_PERIOD_FNS = 0x6666
PTP_TS_ENABLE = 0 PTP_TS_ENABLE = 0
PTP_TS_WIDTH = 96 PTP_TS_WIDTH = 96
PTP_TAG_ENABLE = 0 PTP_TAG_ENABLE = PTP_TS_ENABLE
PTP_TAG_WIDTH = 16 PTP_TAG_WIDTH = 16
USER_WIDTH = (PTP_TAG_WIDTH if PTP_TS_ENABLE and PTP_TAG_ENABLE else 0) + 1 USER_WIDTH = (PTP_TAG_WIDTH if PTP_TAG_ENABLE else 0) + 1
# Inputs # Inputs
clk = Signal(bool(0)) clk = Signal(bool(0))

4
tb/test_axis_baser_tx_64.v
View File

@ -42,9 +42,9 @@ parameter PTP_PERIOD_NS = 4'h6;
parameter PTP_PERIOD_FNS = 16'h6666; parameter PTP_PERIOD_FNS = 16'h6666;
parameter PTP_TS_ENABLE = 0; parameter PTP_TS_ENABLE = 0;
parameter PTP_TS_WIDTH = 96; parameter PTP_TS_WIDTH = 96;
parameter PTP_TAG_ENABLE = 0; parameter PTP_TAG_ENABLE = PTP_TS_ENABLE;
parameter PTP_TAG_WIDTH = 16; parameter PTP_TAG_WIDTH = 16;
parameter USER_WIDTH = (PTP_TS_ENABLE && PTP_TAG_ENABLE ? PTP_TAG_WIDTH : 0) + 1; parameter USER_WIDTH = (PTP_TAG_ENABLE ? PTP_TAG_WIDTH : 0) + 1;
// Inputs // Inputs
reg clk = 0; reg clk = 0;

4
tb/test_axis_gmii_tx.py
View File

@ -51,9 +51,9 @@ def bench():
MIN_FRAME_LENGTH = 64 MIN_FRAME_LENGTH = 64
PTP_TS_ENABLE = 0 PTP_TS_ENABLE = 0
PTP_TS_WIDTH = 96 PTP_TS_WIDTH = 96
PTP_TAG_ENABLE = 0 PTP_TAG_ENABLE = PTP_TS_ENABLE
PTP_TAG_WIDTH = 16 PTP_TAG_WIDTH = 16
USER_WIDTH = (PTP_TAG_WIDTH if PTP_TS_ENABLE and PTP_TAG_ENABLE else 0) + 1 USER_WIDTH = (PTP_TAG_WIDTH if PTP_TAG_ENABLE else 0) + 1
# Inputs # Inputs
clk = Signal(bool(0)) clk = Signal(bool(0))

4
tb/test_axis_gmii_tx.v
View File

@ -37,9 +37,9 @@ parameter ENABLE_PADDING = 1;
parameter MIN_FRAME_LENGTH = 64; parameter MIN_FRAME_LENGTH = 64;
parameter PTP_TS_ENABLE = 0; parameter PTP_TS_ENABLE = 0;
parameter PTP_TS_WIDTH = 96; parameter PTP_TS_WIDTH = 96;
parameter PTP_TAG_ENABLE = 0; parameter PTP_TAG_ENABLE = PTP_TS_ENABLE;
parameter PTP_TAG_WIDTH = 16; parameter PTP_TAG_WIDTH = 16;
parameter USER_WIDTH = (PTP_TS_ENABLE && PTP_TAG_ENABLE ? PTP_TAG_WIDTH : 0) + 1; parameter USER_WIDTH = (PTP_TAG_ENABLE ? PTP_TAG_WIDTH : 0) + 1;
// Inputs // Inputs
reg clk = 0; reg clk = 0;

4
tb/test_axis_xgmii_tx_32.py
View File

@ -54,9 +54,9 @@ def bench():
MIN_FRAME_LENGTH = 64 MIN_FRAME_LENGTH = 64
PTP_TS_ENABLE = 0 PTP_TS_ENABLE = 0
PTP_TS_WIDTH = 96 PTP_TS_WIDTH = 96
PTP_TAG_ENABLE = 0 PTP_TAG_ENABLE = PTP_TS_ENABLE
PTP_TAG_WIDTH = 16 PTP_TAG_WIDTH = 16
USER_WIDTH = (PTP_TAG_WIDTH if PTP_TS_ENABLE and PTP_TAG_ENABLE else 0) + 1 USER_WIDTH = (PTP_TAG_WIDTH if PTP_TAG_ENABLE else 0) + 1
# Inputs # Inputs
clk = Signal(bool(0)) clk = Signal(bool(0))

4
tb/test_axis_xgmii_tx_32.v
View File

@ -40,9 +40,9 @@ parameter ENABLE_DIC = 1;
parameter MIN_FRAME_LENGTH = 64; parameter MIN_FRAME_LENGTH = 64;
parameter PTP_TS_ENABLE = 0; parameter PTP_TS_ENABLE = 0;
parameter PTP_TS_WIDTH = 96; parameter PTP_TS_WIDTH = 96;
parameter PTP_TAG_ENABLE = 0; parameter PTP_TAG_ENABLE = PTP_TS_ENABLE;
parameter PTP_TAG_WIDTH = 16; parameter PTP_TAG_WIDTH = 16;
parameter USER_WIDTH = (PTP_TS_ENABLE && PTP_TAG_ENABLE ? PTP_TAG_WIDTH : 0) + 1; parameter USER_WIDTH = (PTP_TAG_ENABLE ? PTP_TAG_WIDTH : 0) + 1;
// Inputs // Inputs
reg clk = 0; reg clk = 0;

4
tb/test_axis_xgmii_tx_64.py
View File

@ -56,9 +56,9 @@ def bench():
PTP_PERIOD_FNS = 0x6666 PTP_PERIOD_FNS = 0x6666
PTP_TS_ENABLE = 0 PTP_TS_ENABLE = 0
PTP_TS_WIDTH = 96 PTP_TS_WIDTH = 96
PTP_TAG_ENABLE = 0 PTP_TAG_ENABLE = PTP_TS_ENABLE
PTP_TAG_WIDTH = 16 PTP_TAG_WIDTH = 16
USER_WIDTH = (PTP_TAG_WIDTH if PTP_TS_ENABLE and PTP_TAG_ENABLE else 0) + 1 USER_WIDTH = (PTP_TAG_WIDTH if PTP_TAG_ENABLE else 0) + 1
# Inputs # Inputs
clk = Signal(bool(0)) clk = Signal(bool(0))

4
tb/test_axis_xgmii_tx_64.v
View File

@ -42,9 +42,9 @@ parameter PTP_PERIOD_NS = 4'h6;
parameter PTP_PERIOD_FNS = 16'h6666; parameter PTP_PERIOD_FNS = 16'h6666;
parameter PTP_TS_ENABLE = 0; parameter PTP_TS_ENABLE = 0;
parameter PTP_TS_WIDTH = 96; parameter PTP_TS_WIDTH = 96;
parameter PTP_TAG_ENABLE = 0; parameter PTP_TAG_ENABLE = PTP_TS_ENABLE;
parameter PTP_TAG_WIDTH = 16; parameter PTP_TAG_WIDTH = 16;
parameter USER_WIDTH = (PTP_TS_ENABLE && PTP_TAG_ENABLE ? PTP_TAG_WIDTH : 0) + 1; parameter USER_WIDTH = (PTP_TAG_ENABLE ? PTP_TAG_WIDTH : 0) + 1;
// Inputs // Inputs
reg clk = 0; reg clk = 0;

4
tb/test_eth_mac_10g_32.py
View File

@ -56,11 +56,11 @@ def bench():
MIN_FRAME_LENGTH = 64 MIN_FRAME_LENGTH = 64
TX_PTP_TS_ENABLE = 0 TX_PTP_TS_ENABLE = 0
TX_PTP_TS_WIDTH = 96 TX_PTP_TS_WIDTH = 96
TX_PTP_TAG_ENABLE = 0 TX_PTP_TAG_ENABLE = TX_PTP_TS_ENABLE
TX_PTP_TAG_WIDTH = 16 TX_PTP_TAG_WIDTH = 16
RX_PTP_TS_ENABLE = 0 RX_PTP_TS_ENABLE = 0
RX_PTP_TS_WIDTH = 96 RX_PTP_TS_WIDTH = 96
TX_USER_WIDTH = (TX_PTP_TAG_WIDTH if TX_PTP_TS_ENABLE and TX_PTP_TAG_ENABLE else 0) + 1 TX_USER_WIDTH = (TX_PTP_TAG_WIDTH if TX_PTP_TAG_ENABLE else 0) + 1
RX_USER_WIDTH = (RX_PTP_TS_WIDTH if RX_PTP_TS_ENABLE else 0) + 1 RX_USER_WIDTH = (RX_PTP_TS_WIDTH if RX_PTP_TS_ENABLE else 0) + 1
# Inputs # Inputs

4
tb/test_eth_mac_10g_32.v
View File

@ -40,11 +40,11 @@ parameter ENABLE_DIC = 1;
parameter MIN_FRAME_LENGTH = 64; parameter MIN_FRAME_LENGTH = 64;
parameter TX_PTP_TS_ENABLE = 0; parameter TX_PTP_TS_ENABLE = 0;
parameter TX_PTP_TS_WIDTH = 96; parameter TX_PTP_TS_WIDTH = 96;
parameter TX_PTP_TAG_ENABLE = 0; parameter TX_PTP_TAG_ENABLE = TX_PTP_TS_ENABLE;
parameter TX_PTP_TAG_WIDTH = 16; parameter TX_PTP_TAG_WIDTH = 16;
parameter RX_PTP_TS_ENABLE = 0; parameter RX_PTP_TS_ENABLE = 0;
parameter RX_PTP_TS_WIDTH = 96; parameter RX_PTP_TS_WIDTH = 96;
parameter TX_USER_WIDTH = (TX_PTP_TS_ENABLE && TX_PTP_TAG_ENABLE ? TX_PTP_TAG_WIDTH : 0) + 1; parameter TX_USER_WIDTH = (TX_PTP_TAG_ENABLE ? TX_PTP_TAG_WIDTH : 0) + 1;
parameter RX_USER_WIDTH = (RX_PTP_TS_ENABLE ? RX_PTP_TS_WIDTH : 0) + 1; parameter RX_USER_WIDTH = (RX_PTP_TS_ENABLE ? RX_PTP_TS_WIDTH : 0) + 1;
// Inputs // Inputs

4
tb/test_eth_mac_10g_64.py
View File

@ -58,11 +58,11 @@ def bench():
PTP_PERIOD_FNS = 0x6666 PTP_PERIOD_FNS = 0x6666
TX_PTP_TS_ENABLE = 0 TX_PTP_TS_ENABLE = 0
TX_PTP_TS_WIDTH = 96 TX_PTP_TS_WIDTH = 96
TX_PTP_TAG_ENABLE = 0 TX_PTP_TAG_ENABLE = TX_PTP_TS_ENABLE
TX_PTP_TAG_WIDTH = 16 TX_PTP_TAG_WIDTH = 16
RX_PTP_TS_ENABLE = 0 RX_PTP_TS_ENABLE = 0
RX_PTP_TS_WIDTH = 96 RX_PTP_TS_WIDTH = 96
TX_USER_WIDTH = (TX_PTP_TAG_WIDTH if TX_PTP_TS_ENABLE and TX_PTP_TAG_ENABLE else 0) + 1 TX_USER_WIDTH = (TX_PTP_TAG_WIDTH if TX_PTP_TAG_ENABLE else 0) + 1
RX_USER_WIDTH = (RX_PTP_TS_WIDTH if RX_PTP_TS_ENABLE else 0) + 1 RX_USER_WIDTH = (RX_PTP_TS_WIDTH if RX_PTP_TS_ENABLE else 0) + 1
# Inputs # Inputs

4
tb/test_eth_mac_10g_64.v
View File

@ -42,11 +42,11 @@ parameter PTP_PERIOD_NS = 4'h6;
parameter PTP_PERIOD_FNS = 16'h6666; parameter PTP_PERIOD_FNS = 16'h6666;
parameter TX_PTP_TS_ENABLE = 0; parameter TX_PTP_TS_ENABLE = 0;
parameter TX_PTP_TS_WIDTH = 96; parameter TX_PTP_TS_WIDTH = 96;
parameter TX_PTP_TAG_ENABLE = 0; parameter TX_PTP_TAG_ENABLE = TX_PTP_TS_ENABLE;
parameter TX_PTP_TAG_WIDTH = 16; parameter TX_PTP_TAG_WIDTH = 16;
parameter RX_PTP_TS_ENABLE = 0; parameter RX_PTP_TS_ENABLE = 0;
parameter RX_PTP_TS_WIDTH = 96; parameter RX_PTP_TS_WIDTH = 96;
parameter TX_USER_WIDTH = (TX_PTP_TS_ENABLE && TX_PTP_TAG_ENABLE ? TX_PTP_TAG_WIDTH : 0) + 1; parameter TX_USER_WIDTH = (TX_PTP_TAG_ENABLE ? TX_PTP_TAG_WIDTH : 0) + 1;
parameter RX_USER_WIDTH = (RX_PTP_TS_ENABLE ? RX_PTP_TS_WIDTH : 0) + 1; parameter RX_USER_WIDTH = (RX_PTP_TS_ENABLE ? RX_PTP_TS_WIDTH : 0) + 1;
// Inputs // Inputs

4
tb/test_eth_mac_1g.py
View File

@ -53,11 +53,11 @@ def bench():
MIN_FRAME_LENGTH = 64 MIN_FRAME_LENGTH = 64
TX_PTP_TS_ENABLE = 0 TX_PTP_TS_ENABLE = 0
TX_PTP_TS_WIDTH = 96 TX_PTP_TS_WIDTH = 96
TX_PTP_TAG_ENABLE = 0 TX_PTP_TAG_ENABLE = TX_PTP_TS_ENABLE
TX_PTP_TAG_WIDTH = 16 TX_PTP_TAG_WIDTH = 16
RX_PTP_TS_ENABLE = 0 RX_PTP_TS_ENABLE = 0
RX_PTP_TS_WIDTH = 96 RX_PTP_TS_WIDTH = 96
TX_USER_WIDTH = (TX_PTP_TAG_WIDTH if TX_PTP_TS_ENABLE and TX_PTP_TAG_ENABLE else 0) + 1 TX_USER_WIDTH = (TX_PTP_TAG_WIDTH if TX_PTP_TAG_ENABLE else 0) + 1
RX_USER_WIDTH = (RX_PTP_TS_WIDTH if RX_PTP_TS_ENABLE else 0) + 1 RX_USER_WIDTH = (RX_PTP_TS_WIDTH if RX_PTP_TS_ENABLE else 0) + 1
# Inputs # Inputs

4
tb/test_eth_mac_1g.v
View File

@ -37,11 +37,11 @@ parameter ENABLE_PADDING = 1;
parameter MIN_FRAME_LENGTH = 64; parameter MIN_FRAME_LENGTH = 64;
parameter TX_PTP_TS_ENABLE = 0; parameter TX_PTP_TS_ENABLE = 0;
parameter TX_PTP_TS_WIDTH = 96; parameter TX_PTP_TS_WIDTH = 96;
parameter TX_PTP_TAG_ENABLE = 0; parameter TX_PTP_TAG_ENABLE = TX_PTP_TS_ENABLE;
parameter TX_PTP_TAG_WIDTH = 16; parameter TX_PTP_TAG_WIDTH = 16;
parameter RX_PTP_TS_ENABLE = 0; parameter RX_PTP_TS_ENABLE = 0;
parameter RX_PTP_TS_WIDTH = 96; parameter RX_PTP_TS_WIDTH = 96;
parameter TX_USER_WIDTH = (TX_PTP_TS_ENABLE && TX_PTP_TAG_ENABLE ? TX_PTP_TAG_WIDTH : 0) + 1; parameter TX_USER_WIDTH = (TX_PTP_TAG_ENABLE ? TX_PTP_TAG_WIDTH : 0) + 1;
parameter RX_USER_WIDTH = (RX_PTP_TS_ENABLE ? RX_PTP_TS_WIDTH : 0) + 1; parameter RX_USER_WIDTH = (RX_PTP_TS_ENABLE ? RX_PTP_TS_WIDTH : 0) + 1;
// Inputs // Inputs

4
tb/test_eth_mac_phy_10g.py
View File

@ -66,11 +66,11 @@ def bench():
PTP_PERIOD_FNS = 0x6666 PTP_PERIOD_FNS = 0x6666
TX_PTP_TS_ENABLE = 0 TX_PTP_TS_ENABLE = 0
TX_PTP_TS_WIDTH = 96 TX_PTP_TS_WIDTH = 96
TX_PTP_TAG_ENABLE = 0 TX_PTP_TAG_ENABLE = TX_PTP_TS_ENABLE
TX_PTP_TAG_WIDTH = 16 TX_PTP_TAG_WIDTH = 16
RX_PTP_TS_ENABLE = 0 RX_PTP_TS_ENABLE = 0
RX_PTP_TS_WIDTH = 96 RX_PTP_TS_WIDTH = 96
TX_USER_WIDTH = (TX_PTP_TAG_WIDTH if TX_PTP_TS_ENABLE and TX_PTP_TAG_ENABLE else 0) + 1 TX_USER_WIDTH = (TX_PTP_TAG_WIDTH if TX_PTP_TAG_ENABLE else 0) + 1
RX_USER_WIDTH = (RX_PTP_TS_WIDTH if RX_PTP_TS_ENABLE else 0) + 1 RX_USER_WIDTH = (RX_PTP_TS_WIDTH if RX_PTP_TS_ENABLE else 0) + 1
BIT_REVERSE = 0 BIT_REVERSE = 0
SCRAMBLER_DISABLE = 0 SCRAMBLER_DISABLE = 0

4
tb/test_eth_mac_phy_10g.v
View File

@ -43,11 +43,11 @@ parameter PTP_PERIOD_NS = 4'h6;
parameter PTP_PERIOD_FNS = 16'h6666; parameter PTP_PERIOD_FNS = 16'h6666;
parameter TX_PTP_TS_ENABLE = 0; parameter TX_PTP_TS_ENABLE = 0;
parameter TX_PTP_TS_WIDTH = 96; parameter TX_PTP_TS_WIDTH = 96;
parameter TX_PTP_TAG_ENABLE = 0; parameter TX_PTP_TAG_ENABLE = TX_PTP_TS_ENABLE;
parameter TX_PTP_TAG_WIDTH = 16; parameter TX_PTP_TAG_WIDTH = 16;
parameter RX_PTP_TS_ENABLE = 0; parameter RX_PTP_TS_ENABLE = 0;
parameter RX_PTP_TS_WIDTH = 96; parameter RX_PTP_TS_WIDTH = 96;
parameter TX_USER_WIDTH = (TX_PTP_TS_ENABLE && TX_PTP_TAG_ENABLE ? TX_PTP_TAG_WIDTH : 0) + 1; parameter TX_USER_WIDTH = (TX_PTP_TAG_ENABLE ? TX_PTP_TAG_WIDTH : 0) + 1;
parameter RX_USER_WIDTH = (RX_PTP_TS_ENABLE ? RX_PTP_TS_WIDTH : 0) + 1; parameter RX_USER_WIDTH = (RX_PTP_TS_ENABLE ? RX_PTP_TS_WIDTH : 0) + 1;
parameter BIT_REVERSE = 0; parameter BIT_REVERSE = 0;
parameter SCRAMBLER_DISABLE = 0; parameter SCRAMBLER_DISABLE = 0;