FPGA/verilog-pcie
1
0
Fork 0
Code Issues Pull Requests Projects Releases Wiki Activity

Update parameters

Browse Source
This commit is contained in:
Alex Forencich 2019-03-03 13:37:34 -08:00
parent 33dceb493b
commit 56ebc966e1
5 changed files with 7 additions and 7 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

2
rtl/pcie_tag_manager.v
View File

@ -31,8 +31,8 @@ THE SOFTWARE.
*/
module pcie_tag_manager #
(
parameter PCIE_TAG_WIDTH = 8,
parameter PCIE_TAG_COUNT = 256,
parameter PCIE_TAG_WIDTH = $clog2(PCIE_TAG_COUNT),
parameter PCIE_EXT_TAG_ENABLE = 1
)
(

2
rtl/pcie_us_axi_dma.v
View File

@ -40,8 +40,8 @@ module pcie_us_axi_dma #
parameter AXI_MAX_BURST_LEN = 256,
parameter PCIE_ADDR_WIDTH = 64,
parameter PCIE_CLIENT_TAG = 1,
parameter PCIE_TAG_WIDTH = 8,
parameter PCIE_TAG_COUNT = 32,
parameter PCIE_TAG_WIDTH = $clog2(PCIE_TAG_COUNT),
parameter PCIE_EXT_TAG_ENABLE = 0,
parameter LEN_WIDTH = 20,
parameter TAG_WIDTH = 8

4
rtl/pcie_us_axi_dma_rd.v
View File

@ -40,8 +40,8 @@ module pcie_us_axi_dma_rd #
parameter AXI_MAX_BURST_LEN = 256,
parameter PCIE_ADDR_WIDTH = 64,
parameter PCIE_CLIENT_TAG = 1,
parameter PCIE_TAG_WIDTH = 8,
parameter PCIE_TAG_COUNT = 32,
parameter PCIE_TAG_WIDTH = $clog2(PCIE_TAG_COUNT),
parameter PCIE_EXT_TAG_ENABLE = 0,
parameter LEN_WIDTH = 20,
parameter TAG_WIDTH = 8
@ -352,8 +352,8 @@ reg new_tag_ready;
wire [PCIE_TAG_COUNT-1:0] active_tags;
pcie_tag_manager #(
.PCIE_TAG_WIDTH(PCIE_TAG_WIDTH),
.PCIE_TAG_COUNT(PCIE_TAG_COUNT),
.PCIE_TAG_WIDTH(PCIE_TAG_WIDTH),
.PCIE_EXT_TAG_ENABLE(PCIE_EXT_TAG_ENABLE)
)
pcie_tag_manager_inst (

2
tb/test_pcie_tag_manager.py
View File

@ -44,8 +44,8 @@ build_cmd = "iverilog -o %s.vvp %s" % (testbench, src)
def bench():
# Parameters
PCIE_TAG_WIDTH = 8
PCIE_TAG_COUNT = 256
PCIE_TAG_WIDTH = (PCIE_TAG_COUNT-1).bit_length()
PCIE_EXT_TAG_ENABLE = 1
# Inputs

4
tb/test_pcie_tag_manager.v
View File

@ -32,8 +32,8 @@ THE SOFTWARE.
module test_pcie_tag_manager;
// Parameters
parameter PCIE_TAG_WIDTH = 8;
parameter PCIE_TAG_COUNT = 256;
parameter PCIE_TAG_WIDTH = $clog2(PCIE_TAG_COUNT);
parameter PCIE_EXT_TAG_ENABLE = 1;
// Inputs
@ -74,8 +74,8 @@ initial begin
end
pcie_tag_manager #(
.PCIE_TAG_WIDTH(PCIE_TAG_WIDTH),
.PCIE_TAG_COUNT(PCIE_TAG_COUNT),
.PCIE_TAG_WIDTH(PCIE_TAG_WIDTH),
.PCIE_EXT_TAG_ENABLE(PCIE_EXT_TAG_ENABLE)
)
UUT (